Адаптивный компенсатор помех в импульсных сигналах
Владельцы патента RU 2735671:
ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ БЮДЖЕТНОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ "САМАРСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ ПУТЕЙ СООБЩЕНИЯ" (САМГУПС) (RU)
Изобретение относится к области телекоммуникаций и связи, а более конкретно - к приемным устройствам, предназначенным для адаптивного подавления помех в принимаемых сигналах, и может быть использовано в технологических системах связи железнодорожного транспорта, например системах автоматической локомотивной сигнализации. Технический результат заключается в увеличении коэффициента подавления помех, увеличении точности измерения сигналов, помехоустойчивости, надежности и достоверности принятия решений при уровне мощности помех, превышающим уровень мощности сигналов. В адаптивный компенсатор помех дополнительно введены второй адаптивный фильтр, блок вычитания, вычислительное устройство, буферная память, вход установки длительности, таймер. 5 ил.
Изобретение относится к области телекоммуникаций и связи, а более конкретно - к приемным устройствам, предназначенным для адаптивного подавления помех в принимаемых сигналах и может быть использовано в технологических системах связи железнодорожного транспорта, например, системах автоматической локомотивной сигнализации.
Известен адаптивный компенсатор помех, который состоит из адаптивного фильтра, имеющего два входа и один выход, и блока вычитания, имеющего два входа и один выход. Первый вход адаптивного фильтра подключен ко второму входу устройства, второй вход адаптивного фильтра подключен к выходу блока вычитания, выход которого является выходом известного устройства. Первый вход блока вычитания подключен к первому входу устройства, а второй вход - к выходу адаптивного фильтра [Б. Уидроу, С. Стирнз. Адаптивная обработка сигналов. - М.: Радио и связь, 1989. - 440 с. - см. стр. 284, рис. 12.4].
На первый вход компенсатора поступает подлежащий обработке принимаемый входной сигнал - аддитивная смесь ξвх1+sвх1 полезного сигнала ξвх1 и помехи sвх1. Эти сигналы поступают от двух источников - источника полезного сигнала ξи и источника помехи sи. На второй вход адаптивного компенсатора поступает эталонный сигнал - аддитивная смесь ξвx2+sвx2 полезного сигнала ξвх2 и помехи sвx2. Эти сигналы поступают от тех же подключенных к первому входу двух источников - источника полезного сигнала ξи и источника помехи sи.
Полезные сигналы ξвх1 и ξвх2 поступают на первый и второй входы компенсатора от общего источника полезного сигнала ξи, и поэтому коррелированы. Помехи sвх1 и sвх2 поступают на первый и второй входы компенсатора от общего источника помехи sи и также коррелированны. Для обеспечения работоспособности известного адаптивного компенсатора помех необходимо, чтобы полезный сигнала ξи и помеха sи были некоррелированными.
Недостатком описываемого устройства является малый коэффициент μ подавления помехи из-за частичного попадания полезного сигнала на второй вход компенсатора.
В этом случае в адаптивном компенсаторе помех из суммы полезного сигнала и помехи ξвх1+sвх1 на первом входе вычитается не только помеха на втором входе, но и присутствующий там полезный сигнал. Таким образом, на первом входе подавляется не только помеха, но и частично полезный сигнал, что уменьшает отношение средних нормированных мощностей полезного сигнала и помехи на выходе компенсатора помех, и соответственно уменьшает коэффициент μ подавления помехи.
Коэффициент μи подавления помехи на первом входе описываемого адаптивного компенсатора определяется следующим образом:
Добиться полного отсутствия полезного сигнала ξвх2 на втором входе адаптивного компенсатора практически невозможно, что ограничивает величину коэффициента μи в известном адаптивном компенсаторе помех.
Известен адаптивный компенсатор помех, имеющий первый и второй входы и один выход, и содержащий перестраиваемый фильтр, сигнальный вход которого подключен ко второму входу адаптивного компенсатора помех, блок вычитания, первый вход которого подключен к первому входу адаптивного компенсатора помех, второй вход блока вычитания подключен к выходу перестраиваемого фильтра, а выход блока вычитания подключен к выходу адаптивного компенсатора помех, вычислительное устройство, вход которого подключен к выходу блока вычитания, блок выделения пауз и буферная память, причем блок выделения пауз содержит квадратор, интегратор и пороговый элемент, и вход квадратора является входом блока выделения пауз и подключен к первому входу адаптивного компенсатора помех, а выход квадратора подключен к входу интегратора, выход которого подключен к входу порогового элемента, выход которого является выходом блока выделения пауз и подключен к управляющему входу буферной памяти, каждый информационный вход группы информационных входов которой подключен к соответствующему управляющему выходу группы управляющих выходов вычислительного устройства, а каждый информационный выход группы информационных выходов буферной памяти подключен к соответствующему управляющему входу группы управляющих входов перестраиваемого фильтра. [Патент на полезную модель №100865, МПК Н04В 1/10 опубликованный 27.12.2010, Бюл. №36, авторы Засов В.А., Тарабардин М.А., Никоноров Е.Н.]
На первый вход компенсатора поступает подлежащий обработке принимаемый входной сигнал - аддитивная смесь ξвх1+sвх1 полезного сигнала ξвх1 и помехи sвх1. Эти сигналы поступают от двух источников - источника полезного сигнала ξи и источника помехи sи.
На второй вход адаптивного компенсатора поступает эталонный сигнал - аддитивная смесь ξвx2+sвx2 полезного сигнала ξвх2 и помехи sвx2. Эти сигналы поступают от тех же подключенных к основному входу двух источников - источника полезного сигнала ξи и источника помехи sи.
Полезные сигналы ξвх1 и ξвх2 поступают на первый и второй входы компенсатора от общего источника полезного сигнала ξи, и поэтому коррелированны. Помехи sвх1 и sвx2 поступают на первый 1 и второй 2 входы компенсатора от общего источника помехи sи, также коррелированны.
На выход адаптивного компенсатора помех поступает обработанный адаптивным компенсатором сигнал, в котором в отличие от сигнала принимаемый первым входом устройства, значительная часть помех компенсирована, т.е. подавлена.
Адаптивная компенсация помех в описываемом устройстве производится только в паузах, т.е. при отсутствии полезного сигнала ξвх1 (соответственно ξвх2) или когда его мощность Gн(ξвx1) ниже установленного блоком выделения пауз порога.
Вне паузы компенсация помехи sвx1 на первом входе производится с весовыми коэффициентами, вычисленными вычислительным устройством в конце предшествующей паузы и запомненными буферной памятью. Из-за запрета адаптации при наличии полезного сигнала на первом, и следовательно, на втором входах (вследствие их коррелированности), на первом входе подавляется только помеха sвх1, а полезный сигнал ξвх1 не подавляется, что увеличивает отношение 
средних нормированных мощностей полезного сигнала и помехи на выходе компенсатора помех, и соответственно увеличивает коэффициент μ подавления помехи.
Недостатком описываемого устройства является малый коэффициент μ подавления помехи.
Действительно, при высоком уровне мощности помехи, превышающим уровень мощности полезного сигнала, практически невозможно определить по уровню мощности паузу (интервал адаптации) в сигнале. Это приводит к уменьшению коэффициента подавления, из-за того, что при расчете весовых коэффициентов адаптивных фильтров на опорном входе учитывается не только помеха, но и сигнал.
Данное техническое решение выбрано в качестве прототипа.
Техническим результатом является увеличение коэффициента подавления помех в адаптивном компенсаторе помех за счет точного определения паузы в сигнале при высоком уровне мощности помехи, превышающим уровень мощности сигнала.
Технический результат достигается тем, что в известный адаптивный компенсатор помех, имеющий первый и второй входы и один выход, и содержащий адаптивный фильтр, имеющий три входа и один выход, и содержащий перестраиваемый фильтр, имеющий сигнальный вход, группу информационных входов и один выход, причем сигнальный ход подключен ко второму входу адаптивного фильтра и второму входу адаптивного компенсатора помех, блок вычитания, первый вход которого подключен к первому входу адаптивного фильтра и первому входу адаптивного компенсатора помех, а второй вход подключен к выходу перестраиваемого фильтра, а выход блока вычитания подключен к выходу адаптивного фильтра, вычислительное устройство, вход которого подключен к выходу блока вычитания, буферную память, имеющую управляющий вход, группу информационных входов и группу информационных выходов, причем управляющий вход подключен к третьему входу адаптивного фильтра, и к каждому информационному входу группы информационных входов буферной памяти подключен соответствующий информационный выход группы информационных выходов вычислительного устройства, а каждый информационный выход группы информационных выходов буферной памяти подключен к соответствующему информационному входу группы информационных входов перестраиваемого фильтра, согласно изобретению дополнительно введены второй адаптивный фильтр, имеющий три входа и один выход, и содержащий перестраиваемый фильтр, имеющий сигнальный вход, группу информационных входов и один выход, причем сигнальный ход подключен ко второму входу второго адаптивного фильтра и второму входу адаптивного компенсатора помех, блок вычитания, первый вход которого подключен к первому входу второго адаптивного фильтра и первому входу адаптивного компенсатора помех, а второй вход блока вычитания подключен к выходу перестраиваемого фильтра, а выход блока вычитания подключен к выходу второго адаптивного фильтра, вычислительное устройство, вход которого подключен к выходу блока вычитания, буферную память, имеющую управляющий вход, группу информационных входов и группу информационных выходов, причем управляющий вход подключен к третьему входу второго адаптивного фильтра, и к каждому информационному входу группы информационных входов буферной памяти подключен соответствующий информационный выход группы информационных выходов вычислительного устройства, а каждый информационный выход группы информационных выходов буферной памяти подключен к соответствующему информационному входу группы информационных входов перестраиваемого фильтра, а также дополнительно введены вход установки длительности, таймер, имеющий два входа и три выхода, причем первый вход таймера подключен ко входу установки длительности, а первый и второй выходы таймера подключены к третьим входам соответственно первого и второго адаптивных фильтров, первый и второй ключи, каждый из которых имеет два входа и один выход, причем первые входы ключей подключены соответственно к выходам первого и второго адаптивных фильтров, а вторые входы ключей подключены к третьему выходу таймера, и блок управления, имеющий три входа и два выхода, причем первый вход блока управления подключен ко входу установки длительности адаптивного компенсатора помех, а ко второму и третьему входам блока управления подключены соответственно выходы первого и второго ключей, а первый выход блока управления является выходом адаптивного компенсатора помех, а второй выход подключен ко второму входу таймера.
Введение таймера позволяет формировать рабочие импульсы (РИ), проверочные импульсы (ПИ) и управляющие импульсы (УИ) для задания временных интервалов настройки первого и второго адаптивных фильтров адаптивного компенсатора помех. РИ формируются на первом выходе таймера и задают время, в течение которого производится настройка (процесс адаптации) первого адаптивного фильтра для подавления помех во входном сигнале, поступающим на первый вход адаптивного компенсатора помех. ПИ формируются на втором выходе таймера и задают время, в течение которого производится настройка (процесс адаптации) второго адаптивного фильтра для подавления помех во входном сигнале, поступающим на первый вход адаптивного компенсатора помех. (УИ) формируются на третьем выходе таймера и управляют включением-выключением первого и второго ключей, передающих сигналы для анализа в блок управления после фильтрации адаптивными фильтрами. Сигналы РИ и ПИ имеют длительность, которая требуется для завершения адаптации первым и вторым адаптивными фильтрами. Это время определяется числом весовых коэффициентов перестраиваемых фильтров и частотой дискретизации входных сигналов. Сигнал ПИ формируется после окончания сигнала РИ через время равное максимальной длительности фронта или среза импульса входного сигнала, УИ формируется сразу по окончанию проверочного импульса ПИ. Группы сигналов РИ, ПИ, УИ генерируются таймером с периодом, определяемым величиной периода входных импульсных сигналов, в которых подавляются помехи, причем сигналом на втором входе таймера изменяется начальная фаза этого периода
Численное значение этого периода и длительность импульсов задаются, как априорная информация, на введенном третьем входе установки длительности адаптивного компенсатора помех.
Введение второго адаптивного фильтра позволяет, после его настройки за время проверочного импульса ПИ, проводить адаптивную фильтрацию входного сигнала, поступающего на первый вход адаптивного компенсатора помех для последующего сравнительного с результатами адаптивной фильтрации первого адаптивного фильтра. Сравнительный анализ позволяет определить место РИ на временной реализации входного сигнала: на фронте, срезе сигнала, во время сигнала или во время паузы.
Введение первого и второго ключей позволяет осуществлять передачу сигналов с выходов первого и второго адаптивных фильтров в блок управления для сравнительного анализа и определения места РИ на временной реализации входного импульсного сигнала. Передача сигналов через ключи происходит во время присутствия на их вторых входах УИ с третьего выхода таймера.
Введение блока управления позволяет определять: находится сигнал РИ на временном интервале, соответствующим паузе входного сигнала, ибо только в этом случае настройка первого адаптивного фильтра позволяет подавлять помехи в импульсе входного сигнала без искажения формы и амплитуды импульса. Эта проверка осуществляется путем сравнения нормированных мощностей отфильтрованных сигналов, поступающих в блок управления через первый и второй ключи с выходов первого и второго адаптивных фильтров, а также на основании априорной информации о длительности и периоде импульсных сигналов, поступающей на первый вход блока управления со входа установки длительности. При неравенстве нормированных мощностей сигналов на выходах первого и второго адаптивного фильтров или несоответствии определенной в блоке управления величине длительности импульса, величине, заданной на входе установки длительности, делается вывод о том, что пауза в во входном сигнале в момент формирования сигналов РИ и ПИ определена неправильно. В этом случае на втором выходе блоке управления формируется сигнал на второй вход таймера и производится фазовый сдвиг периода следования импульсов РИ, ПИ, УИ.
Таким образом, периодически повторяющиеся группы сигналов РИ, ПИ, УИ сдвигаются по временной реализации сигнала до тех пор, пока не будут выполнены условия - равенство нормированных мощностей сигналов на выходах первого и второго адаптивного фильтров и равенство вычисленной в блоке управления длительности импульса величине, заданной на входе установки длительности. В этом случае пауза в во входном сигнале определена правильно, т.е. сигналы РИ и ПИ находятся внутри паузы и настройка адаптивных фильтров позволяет подавлять помехи в импульсах и паузах, поэтому блок управления разрешает передачу сигнала с выхода первого адаптивного фильтра через первый ключ на выход адаптивного компенсатора помех.
Таким образом, предлагаемый адаптивный компенсатор помех в импульсных сигналах в условиях высокого уровня мощности помехи, превышающим уровень мощности сигнала, когда определение пауз по уровню мощности сигнала практически невозможно, позволяет точно определять паузы в сигнале и, следовательно, увеличить коэффициент подавления помехи μ.
На фиг. 1 приведена структурная схема предлагаемого адаптивного компенсатора помех в импульсных сигналах.
На фиг. 2(а-г) - фиг. 5(а-г) приведены временные графики, описывающие работу предлагаемого адаптивного компенсатора помех.
На фиг. 2(а-г) приведены временные графики, описывающие работу предлагаемого адаптивного компенсатора помех при попадании рабочего импульса (РИ) на фронт импульса входного сигнала, где последовательно сверху вниз представлены:
2-а) временная реализация исходного сигнала;
2-б) временная реализация импульсного сигнала с помехой;
2-в) результат адаптивной фильтрации первым адаптивным фильтром при расчете весовых коэффициентов в момент рабочего импульса (РИ);
2-г) результат адаптивной фильтрации вторым адаптивным фильтром при расчете весовых коэффициентов в момент проверочного импульса (ПИ).
На фиг. 3 (а-г) приведены временные графики, описывающие работу предлагаемого адаптивного компенсатора помех при попадании рабочего импульса (РИ) на срез импульса сигнала, где последовательно сверху вниз представлены:
3-а) временная реализация исходного сигнала;
3-б) временная реализация импульсного сигнала с помехой;
3-в) результат адаптивной фильтрации первым адаптивным фильтром при расчете весовых коэффициентов в момент рабочего импульса (РИ);
3-г) результат адаптивной фильтрации вторым адаптивным фильтром при расчете весовых коэффициентов в момент проверочного импульса (ПИ).
На фиг. 4 (а-г) приведены временные графики, описывающие работу предлагаемого адаптивного компенсатора помех при попадании рабочего импульса (РИ) на импульс сигнала, где последовательно сверху вниз представлены:
4-а) временная реализация исходного сигнала;
4-б) временная реализация импульсного сигнала с помехой;
4-в) результат адаптивной фильтрации первым адаптивным фильтром при расчете весовых коэффициентов в момент рабочего импульса (РИ);
4-г) результат адаптивной фильтрации вторым адаптивным фильтром при расчете весовых коэффициентов в момент проверочного импульса (ПИ).
На фиг. 5 (а-г) приведены временные графики, описывающие работу предлагаемого адаптивного компенсатора помех при попадании рабочего импульса (РИ) в паузу сигнала, где последовательно сверху вниз представлены:
5-а) временная реализация исходного сигнала;
5-б) временная реализация импульсного сигнала с помехой;
5-в) результат адаптивной фильтрации первым адаптивным фильтром при расчете весовых коэффициентов в момент рабочего импульса (РИ);
5-г) результат адаптивной фильтрации вторым адаптивным фильтром при расчете весовых коэффициентов в момент проверочного импульса (ПИ).
Адаптивный компенсатор помех в импульсных сигналах, имеющий первый вход 1, второй вход 2, вход установки длительности 3 и выход 4, состоит из первого адаптивного фильтра 5, содержащего перестраиваемый фильтр 6, блок вычитания 7, вычислительное устройство 8, буферную память 9, второго адаптивного фильтра 10, содержащего перестраиваемый фильтр 11, блок вычитания 12, вычислительное устройство 13, буферную память 14, таймера 15, первого ключа 16, второго ключа 17, блока управления 18.
На первый вход 1 компенсатора поступает подлежащий обработке принимаемый входной сигнал - аддитивная смесь ξвх1+sвх1 полезного сигнала ξвх1 и помехи sвх1. Эти сигналы поступают от двух источников - источника полезного сигнала ξи и источника помехи sи.
На второй вход 2 адаптивного компенсатора поступает эталонный сигнал - помеха sвx2 от того же источника помехи sи, от которого поступает помеха sвх1 на первый вход 1 устройства.
Полезный сигнал ξвх1, поступающий на первый вход 1 компенсатора и помехи sвх1 и sвx2, поступающие от общего источника помехи sи на первый 1 и второй 2 входы компенсатора могут быть коррелированными.
На вход установки длительности 3 адаптивного компенсатора помех, подается информация о величине длительности импульса и величине длительности периода следования импульсов.
На выход 4 адаптивного компенсатора помех поступает обработанный адаптивным компенсатором сигнал, в котором в отличие от сигнала поступающего на первый вход 1 устройства, помехи компенсированы, т.е. подавлены.
Каждый из перестраиваемых фильтров 6 и 11 имеет сигнальные входы, подключенные ко второму входу 2 адаптивного компенсатора помех, группы управляющих входов для задания весовых коэффициентов и один выход, подключенные соответственно ко вторым входам блоков вычитания 7 и 12. Количество управляющих входов перестраиваемых фильтров 6 и 11 равно числу весовых коэффициентов фильтров.
Перестраиваемые фильтры 6 и 11 реализуются на основе блоков задержки, блоков умножения и сумматора, как показано, например, на рис. 11.24 на стр. 264 книги «Б. Уидроу, С. Стирнз. Адаптивная обработка сигналов. - М.: Радио и связь, 1989. - 440 с».
Каждый из блоков вычитания 7 и 12 имеет два входа и один выход.. Блоки вычитания 7 и 12 реализуются на основе типовых блоков суммирования и инвертирования.
Вычислительные устройства 8 и 13 имеют по одному входу, подключенному соответственно к выходам блоков вычитания 7 и 12, и группу информационных выходов, на которые поступают вычисленные блоками 8 и 13 значения весовых коэффициентов. Количество информационных выходов вычислительных устройств 8 и 13 равно числу весовых коэффициентов перестраиваемых фильтров 6 и 11. Вычислительные устройства вычисляют весовые коэффициенты перестраиваемых фильтров таким образом, чтобы минимизировать по алгоритму наименьших квадратов сигналы на выходе блоков вычитания 7 и 12.
Вычислительные устройства 8 и 13 могут быть реализованы на основе блоков задержки, блоков умножения и интеграторов, как показано, например, на рис. 11.24 на стр. 264 книги «Б. Уидроу, С. Стирнз. Адаптивная обработка сигналов. - М: Радио и связь, 1989. - 440 с.».
Буферные памяти 9 и 14 имеют управляющие входы, группы информационных входов и группы информационных выходов. Буферные памяти 9 и 14 состоят из регистров, количество которых равно числу весовых коэффициентов перестраиваемых фильтров 6 и 11. Группы входов этих регистров образуют группы информационных входов соответственно буферной памяти 9 и 14, группы выходов этих регистров образуют соответственно группы информационных выходов буферной памяти 9 и 14, входы управления записью в регистры объединены и подключены соответственно к управляющим входам буферной памяти 9 и 14, которые, в свою очередь, подключены соответственно к первому и второму выходам таймера 15.
Таймер 15 имеет два входа и три выхода и формирует рабочие импульсы (РИ), проверочные импульсы (ПИ) и управляющие импульсы (УИ) для задания временных интервалов настройки первого и второго адаптивных фильтров адаптивного компенсатора помех. РИ формируются на первом выходе таймера и задают время, в течение которого производится настройка (процесс адаптации) первого адаптивного фильтра для подавления помех во входном сигнале, поступающим на первый вход адаптивного компенсатора помех. ПИ формируются на втором выходе таймера и задают время, в течение которого производится настройка (процесс адаптации) второго адаптивного фильтра для подавления помех во входном сигнале, поступающим на первый вход адаптивного компенсатора помех. (УИ) формируются на третьем выходе таймера и управляют включением-выключением первого и второго ключей, передающих сигналы для анализа в блок управления после фильтрации адаптивными фильтрами. Сигналы РИ и ПИ имеют длительность, которая требуется для завершения адаптации первым и вторым адаптивными фильтрами. Это время определяется числом весовых коэффициентов перестраиваемых фильтров и частотой дискретизации входных сигналов. Сигнал ПИ формируется после окончания сигнала РИ через время равное максимальной длительности фронта или среза импульса входного сигнала, УИ формируется сразу по окончанию проверочного импульса ПИ. Группы сигналов РИ, ПИ, УИ генерируются таймером с периодом, определяемым величиной периода входных импульсных сигналов, в которых подавляются помехи, причем по каждому из сигналов, поступающих на второй вход таймера из блока управления, происходит увеличение на определенную величину (сдвиг во времени) начальной фазы этого периода. Величина сдвига равна сумме длительностей сигналов РИ, ПИ и временного интервала между этими сигналами.
Таймер 15 может быть реализован на основе типовых схем генератора импульсов и схем программируемых интервальных таймеров КР580ВИ53/ВИ54, содержащих группу счетчиков для формирования периодических временных последовательностей, периодом и фазой которых можно управлять.
Ключи 16 и 17 имеют по два входа и по одному выходу. Ключи 16 и 17 могут быть реализованы на основе типовых ключевых схем на транзисторах.
Блок управления 18 имеет три входа и два выхода. Блок управления 18 позволяет определять: находится сигнал РИ на временном интервале, соответствующим паузе входного импульсного сигнала. Эта проверка осуществляется путем сравнения нормированных мощностей сигналов, поступающих через первый и второй ключи с выходов первого и второго адаптивных фильтров, и на основании априорной информации, поступающей на первый вход блока управления со входа установки длительности. При неравенстве нормированных мощностей сигналов на выходах первого и второго адаптивного фильтров или неравенстве определенной в блоке управления величине длительности импульса, величине, заданной на входе установки длительности, делается вывод о том, что сформированные сигналы РИ и ПИ не попали в паузу входного импульсного сигнала.
В этом случае настройка адаптивных фильтров неправильна, что приводит к существенному искажению сигнала адаптивными фильтрами, и блок управления запрещает передачу сигнала с выхода первого ключа на выход адаптивного компенсатора помех. Также блоком управления формируется сигнал на второй вход таймера и производится фазовый сдвиг на один шаг периода следования импульсов РИ, ПИ, УИ.
Таким образом, периодически повторяющиеся группы сигналов РИ, ПИ, УИ сдвигаются по временной реализации сигнала до тех пор, пока не будут выполнены условия - равенство нормированных мощностей сигналов на выходах первого и второго адаптивного фильтров и равенство вычисленной длительности импульса величине, заданной на входе установки длительности. В этом случае делается вывод о том, что сформированные сигналы РИ и ПИ попали в паузу входного импульсного сигнала и блок управления разрешает передачу сигнала с выхода первого ключа на выход адаптивного компенсатора помех. В этих условиях фазовый сдвиг фиксируется и эта величина используется при формировании сигналов РИ, ПИ и УИ таймером.
Вычисление и сравнение нормированных мощностей сигналов в блоке управления 18 может быть реализовано на основе интеграторов с временем интегрирования, равным периоду входных импульсных сигналов, и блока вычитания. Для измерения длительности импульсов можно применять программируемый интервальный таймер КР580ВИ53/ВИ54, содержащий группу счетчиков, а сравнение установленной и вычисленной величин длительностей импульсов можно производить блоком вычитания.
Предлагаемый адаптивный компенсатор помех в импульсных сигналах работает следующим образом.
На первый вход 1 компенсатора поступает подлежащий обработке принимаемый входной сигнал - аддитивная смесь ξвх1+sвх1 полезного сигнала ξвх1 и помехи sвх1. Эти сигналы поступают от двух источников - источника полезного сигнала ξи и источника помехи sи.
На второй вход 2 адаптивного компенсатора поступает эталонный сигнал - помеха sвx2 от того же источника помехи sи, от которого поступает помеха sвх1 на первый вход 1 устройства.
На вход установки длительности 3 адаптивного компенсатора помех, подается информация о величине длительности импульса и величине длительности периода следования импульсов.
Сигнал с первого входа 1 устройства поступает на первые входы блоков вычитания 7 и 12, соответственно первого 5 и второго 10 адаптивных фильтров. Сигнал со второго входа 2 устройства поступает на сигнальные входы перестраиваемых фильтров 6 и 11, соответственно первого 5 и второго 10 адаптивных фильтров, на группу управляющих входов которых передаются через группу информационных выходов соответственно буферной памяти 9 и 14 записанные в них весовые коэффициенты.
Сигналы с выходов перестраиваемых фильтров 6 и 11 поступают на вторые входы блоков вычитания 7 и 12 соответственно, выходные сигналы которых поступают на входы соответственно вычислительных устройств 8 и 13, которые вычисляют весовые коэффициенты перестраиваемых фильтров 6 и 11, таким образом, чтобы минимизировать по алгоритму наименьших квадратов сигналы на выходах блоков вычитания 7 и 12.
С информационных выходов вычислительных устройств 8 и 13 весовые коэффициенты поступают на группу информационных входов буферной памяти соответственно 9 и 14.
Таймер 15 формирует на первом выходе рабочий импульс РИ, имитирующий паузу во входном сигнале, который подается на управляющий вход буферной памяти 9 первого адаптивного фильтра 5. По этому сигналу в буферную память 9 из вычислительного устройства 8 разрешается запись весовых коэффициентов, которые далее передаются на управляющие входы перестраиваемого фильтра 6.
На втором выходе таймер 15 формирует проверочный импульс ПИ, имитирующий паузу во входном сигнале через время равное длительности фронта или спада импульса, который подается на управляющий вход буферной памяти 14 второго адаптивного фильтра 10. По этому сигналу в буферную память 14 из вычислительного устройства 13 разрешается запись весовых коэффициентов, которые далее передаются на управляющие входы перестраиваемого фильтра 11.
По окончанию проверочного импульса ПИ таймер 15 формирует на третьем своем выходе управляющий импульс УИ, в течении которого отфильтрованные сигналы с выходов первого 5 и второго 10 адаптивных фильтров через ключи 16 и 17 соответственно, поступают для сравнительного анализа на второй и третий входы блока управления 18.
Неравенство средних нормированных мощностей этих сигналов будет означать что моменты рабочего РИ и проверочного ПИ импульсов приходятся на разные элементы сигнала, например, на фронт импульса и импульс (Фиг. 2-а) или срез импульса и паузу (Фиг. 3-а).
В этих случаях настройка адаптивных фильтров неправильна, что приводит к существенному искажению сигнала адаптивными фильтрами (Фиг. 2-в), Фиг. 3-в), такой сигнал непригоден для практического использования и блок управления запрещает передачу сигнала с выхода первого ключа на выход адаптивного компенсатора помех.
В этих случаях блоком управления 18 на второй вход таймера 15 формируется сигнал, которым осуществляется фазовый сдвиг периодических импульсных сигналов РИ, ПИ, УИ.
Таким образом, периодически повторяющиеся группы сигналов РИ, ПИ, УИ сдвигаются по временной реализации сигнала до тех пор, пока не будут выполнены условия - равенство нормированных мощностей сигналов на выходах первого и второго адаптивного фильтров и равенство вычисленной длительности импульса величине, заданной на входе установки длительности. В этом случае делается вывод о том, что сформированные сигналы РИ и ПИ попали в паузу входного импульсного сигнала и блок управления разрешает передачу сигнала с выхода первого ключа на выход адаптивного компенсатора помех. В этих условиях фазовый сдвиг фиксируется и эта величина используется при формировании сигналов РИ, ПИ и УИ таймером.
Равенство нормированных мощностей сигналов с выходов адаптивных фильтров 5 и 10 будет означать, что моменты рабочего РИ и проверочного ПИ импульсов приходятся или на импульс (Фиг. 4-а) или на паузу сигнала (Фиг. 5-а). Поэтому необходимо проверяется второе условие - равенство вычисленной длительности импульса величине, заданной на входе установки длительности. Если это условие выполняется, пауза в во входном сигнале в момент формирования сигналов РИ и ПИ определена правильно (сигнал РИ находится внутри паузы) и блок управления разрешает передачу отфильтрованного сигнала с выхода первого ключа на выход адаптивного компенсатора помех (Фиг. 5-в). Таким образом, на выход адаптивного компенсатора помех передаются очищенные от помех импульсные сигналы, амплитуда и фаза которых достоверны и пригодны для практического применения.
Предлагаемый адаптивный компенсатор помех в импульсных сигналах позволяет увеличить на ≈10% коэффициент подавления помех, увеличить точность измерения сигналов, помехоустойчивость, надежность и достоверность принятия решений в системах обработки информации при высоком уровне мощности помех, превышающим уровень мощности сигналов.
Адаптивный компенсатор помех, имеющий первый и второй входы и один выход, и содержащий адаптивный фильтр, имеющий три входа и один выход, и содержащий перестраиваемый фильтр, имеющий сигнальный вход, группу информационных входов и один выход, причем сигнальный ход подключен ко второму входу адаптивного фильтра и второму входу адаптивного компенсатора помех, блок вычитания, первый вход которого подключен к первому входу адаптивного фильтра и первому входу адаптивного компенсатора помех, второй вход подключен к выходу перестраиваемого фильтра, а выход блока вычитания подключен к выходу адаптивного фильтра, вычислительное устройство, вход которого подключен к выходу блока вычитания, буферную память, имеющую управляющий вход, группу информационных входов и группу информационных выходов, причем управляющий вход подключен к третьему входу адаптивного фильтра, и к каждому информационному входу группы информационных входов буферной памяти подключен соответствующий информационный выход группы информационных выходов вычислительного устройства, а каждый информационный выход группы информационных выходов буферной памяти подключен к соответствующему информационному входу группы информационных входов перестраиваемого фильтра, отличающийся тем, что в него дополнительно введены второй адаптивный фильтр, имеющий три входа и один выход, и содержащий перестраиваемый фильтр, имеющий сигнальный вход, группу информационных входов и один выход, причем сигнальный ход подключен ко второму входу второго адаптивного фильтра и второму входу адаптивного компенсатора помех, блок вычитания, первый вход которого подключен к первому входу второго адаптивного фильтра и первому входу адаптивного компенсатора помех, второй вход блока вычитания подключен к выходу перестраиваемого фильтра, а выход блока вычитания подключен к выходу второго адаптивного фильтра, вычислительное устройство, вход которого подключен к выходу блока вычитания, буферную память, имеющую управляющий вход, группу информационных входов и группу информационных выходов, причем управляющий вход подключен к третьему входу второго адаптивного фильтра, и к каждому информационному входу группы информационных входов буферной памяти подключен соответствующий информационный выход группы информационных выходов вычислительного устройства, а каждый информационный выход группы информационных выходов буферной памяти подключен к соответствующему информационному входу группы информационных входов перестраиваемого фильтра, а также дополнительно введены вход установки длительности, таймер, имеющий два входа и три выхода, причем первый вход таймера подключен ко входу установки длительности, а первый и второй выходы таймера подключены к третьим входам соответственно первого и второго адаптивных фильтров, первый и второй ключи, каждый из которых имеет два входа и один выход, причем первые входы ключей подключены соответственно к выходам первого и второго адаптивных фильтров, а вторые входы ключей подключены к третьему выходу таймера, и блок управления, имеющий три входа и два выхода, причем первый вход блока управления подключен ко входу установки длительности адаптивного компенсатора помех, а ко второму и третьему входам блока управления подключены соответственно выходы первого и второго ключей, а первый выход блока управления является выходом адаптивного компенсатора помех, а второй выход подключен ко второму входу таймера.
