Регенератор сигналов данных

Регенератор сигналов данных предназначен для восстановления импульсов синхронизации и данных в волоконно-оптических линиях передачи с последовательным доступом. Технический результат заключается в обеспечении возможности принимать без ошибок сигналы с высоким искажением скважности импульсов. Регенератор содержит первый выделитель тактовой частоты, вход которого предназначен для подачи входного сигнала, второй выделитель тактовой частоты, вход которого предназначен для подачи входного сигнала, линию задержки, вход которой предназначен для подачи входного сигнала, первый счетный триггер, вход которого предназначен для подачи сигнала начальной установки и второй вход которого подсоединен к выходу первого выделителя тактовой частоты, второй счетный триггер, вход которого предназначен для подачи сигнала начальной установки и второй вход которого подсоединен к выходу второго выделителя тактовой частоты, третий счетный триггер, вход которого предназначен для подачи сигнала начальной установки и второй вход которого подсоединен к выходу мультиплексора, являющегося выходом синхросигнала данных, входы мультиплексора соединены с выходами первого выделителя тактовой частоты, второго выделителя тактовой частоты, первого счетного триггера, второго счетного триггера, третьего счетного триггера, стробируемого триггера, выход которого является выходом восстановленного сигнала данных, входы стробируемого триггера подсоединены к выходам линии задержки и мультиплексора. 2 ил.

 

Регенератор сигналов данных предназначен для восстановления импульсов синхронизации и данных в волоконно-оптических линиях передачи с последовательным доступом, в том числе в аппаратуре локальных сетей по стандартам ГОСТ Р 50832-95, MIL-STD-1773A.

Известна схема синхронизации и восстановления данных (патент US №2019280696, 2019-09-12), которая включает в себя первый фазовый детектор, устройство заряда, первый генератор, управляемый напряжением генератор (VCO), и вспомогательный модуль. Вспомогательный модуль включает в себя: вспомогательный тактовый генератор, генерирующий вспомогательный тактовый сигнал; второй фазовый детектор, соединенный со вспомогательным тактовым генератором, сравнивающий фазу вспомогательного синхросигнала с фазой первого синхросигнала, выдаваемого VCO и блок мультиплексирования, выводящий выходной сигнал мультиплексирования в устройство заряда в соответствии с сигналом выбора. Указанное устройство предназначено для высокоскоростной передачи данных.

Наиболее близким к заявленному устройству является схема типичного регенератора сигналов данных, использующий триггер данных и выделитель тактовой частоты (ВТЧ) из входных данных для стробирования входного сигнала в указанный триггер и дальнейшей цифровой обработки сигнала с триггера. Механизм формирования стробов в ВТЧ, пригодный для приема последовательных сигналов, описан в литературе (Интерфейсы ПК: справочник - СПб: ЗАО «Издательство «Питер», 1999 - 416 с ил.). Однако, в указанном механизме ВТЧ, не учитывается возможные значительные искажения скважности входного сигнала характерные для волоконно-оптических линий передачи с последовательным доступом.

Техническим результатом регенератора сигналов данных является повышение качественных параметров ВОЛП (волоконно-оптическая линия передачи) последовательного доступа за счет способности принимать без ошибок сигналы с высокими искажениями скважности импульсов.

Указанный технический результат достигается выполнением регенератора сигналов данных, содержащего: первый выделитель тактовой частоты, вход которого предназначен для подачи входного сигнала, второй выделитель тактовой частоты, вход которого предназначен для подачи входного сигнала, линию задержки, вход которой предназначен для подачи входного сигнала, первый счетный триггер, вход которого предназначен для подачи сигнала начальной установки и второй вход которого подсоединен к выходу первого выделителя тактовой частоты, второй счетный триггер, вход которого предназначен для подачи сигнала начальной установки и второй вход которого подсоединен к выходу второго выделителя тактовой частоты, третий счетный триггер, вход которого предназначен для подачи сигнала начальной установки и второй вход которого подсоединен к выходу мультиплексора, являющегося выходом синхросигнала данных, входы мультиплексора соединены с выходами первого выделителя тактовой частоты, второго выделителя тактовой частоты, первого счетного триггера, второго счетного триггера, третьего счетного триггера, стробируемого триггера, выход которого является выходом восстановленного сигнала данных, входы стробируемого триггера подсоединены к выходам линии задержки и мультиплексора.

На рисунке 1 представлена схема регенератора сигнала данных.

На рисунке 2 представлен фрагмент временной диаграммы работы регенератора с двумя выделителями тактовой частоты ВТЧ.

Регенератор, состоит из первого и второго выделителей тактовой частоты (ВТЧ1 и ВТЧ2), осуществляющих генерацию импульсов c1 от спадающих фронтов входного сигнала и с2 от нарастающих фронтов входного сигнала, соответственно. Импульсы c1 и с2 используются для формирования импульсов считывания входного сигнала в стробируемый триггер. При ожидании спадающего фронта входного сигнала (при единичном значении выхода стробируемого триггера td) мультиплексор формирует выходной сигнал из импульса cl при ожидании возрастающего фронта (нулевое значении выхода td) - из импульса с2. Взаимное смещение фаз импульсов c1 и с2 может достигать периода битового интервала при значительных искажениях скважности входного сигнала, поэтому считывание одного бита входного сигнала может происходить дважды - по c1 и с2 в одном битовом интервале. Для исключения ложных моментов считывания импульсы c1, с2 и выходные синхроимпульсы маркируются как четные и нечетные. Учет их четности ведется первым, вторым и третьим счетными триггерами (Te1, Тс2, Тс3). Мультиплексор пропускает в качестве синхросигналов (clk) только те импульсы, которые соответствуют четности текущего выходного синхроимпульса (tc3) и уровню выходных данных (td). Логика работы мультиплексора на языке VHDL:

clk<=(c1 and td and (tcl xor tc3)) or (c2 and not td and (tc2 xor tc3)).

Начальная установка значений счетных триггеров производится от первых возрастающего и спадающего фронтов в информационном пакете. По мере приема пакета в ВТЧ1 и ВТЧ2 уточняется место положения импульсов c1 и с2 со сдвигом на половину битового интервала относительно соответствующих фронтов во входном сигнале. Для совпадения во времени стробов и смены уровня данных на входе стробируемого триггера требуется задержка входного сигнала на половину битового интервала (сигнал dl).

Работа регенератора проиллюстрирована на рисунке 2. На входе регенератора (din) спадающие фронты имеют задержку относительно возрастающих фронтов, превышающую половину битового интервала. Стробы c1 и с2 вырабатываются с задержкой относительно соответствующих фронтов din на половину битового интервала. Сигнал dl имеет такую же величину задержки сигнала din. Выходной синхросигнал clk относительно выходного сигнала данных td регенератора находится в полном соответствии с передаваемыми данными, в результате чего описанный регенератор выполняет функцию восстановления значения данных на приеме для дальнейшей ее обработки.

Вышеописанный регенератор позволяет повысить качественные параметры ВОЛП последовательного доступа за счет способности принимать без ошибок сигналы с высокими искажениями скважности импульсов, а именно, расширяет энергетический потенциал ВОЛП, позволяет сокращать длительности преамбул или стартовых сигналов и величин минимальных пауз между сообщениями.

Регенератор сигналов данных, содержащий первый выделитель тактовой частоты, вход которого предназначен для подачи входного сигнала, второй выделитель тактовой частоты, вход которого предназначен для подачи входного сигнала, линию задержки, вход которой предназначен для подачи входного сигнала, первый счетный триггер, вход которого предназначен для подачи сигнала начальной установки и второй вход которого подсоединен к выходу первого выделителя тактовой частоты, второй счетный триггер, вход которого предназначен для подачи сигнала начальной установки и второй вход которого подсоединен к выходу второго выделителя тактовой частоты, третий счетный триггер, вход которого предназначен для подачи сигнала начальной установки и второй вход которого подсоединен к выходу мультиплексора, являющегося выходом синхросигнала данных, входы мультиплексора соединены с выходами первого выделителя тактовой частоты, второго выделителя тактовой частоты, первого счетного триггера, второго счетного триггера, третьего счетного триггера, стробируемого триггера, выход которого является выходом восстановленного сигнала данных, входы стробируемого триггера подсоединены к выходам линии задержки и мультиплексора.