Логический преобразователь

Авторы патента:

Андреев Дмитрий Васильевич (RU)

G06F7/57 - Способы и устройства для обработки данных с воздействием на порядок их расположения или на содержание обрабатываемых данных (логические схемы H03K 19/00)

Владельцы патента RU 2757817:

федеральное государственное бюджетное образовательное учреждение высшего образований "Ульяновский государственный технический университет" (RU)

Изобретение относится к логическому преобразователю. Технический результат заключается в упрощении устройства логического преобразователя. Преобразователь предназначен для реализации простых симметричных булевых функций, содержащий девятнадцать мажоритарных элементов, которые имеют по три входа, причем выходы i-го j-го шестнадцатого мажоритарных элементов и первые входы первого, второго, седьмого, восьмого мажоритарных элементов соединены соответственно с вторыми входами (i+1)-го, (j+1)-го, семнадцатого мажоритарных элементов и третьим настроечным входом логического преобразователя, первый настроечный вход и выход которого подключены соответственно к первым входам шестнадцатого, девятнадцатого и выходу шестого мажоритарных элементов, при этом выходы десятого, двенадцатого, пятнадцатого и восемнадцатого мажоритарных элементов соединены соответственно с вторыми входами одиннадцатого, тринадцатого, шестнадцатого и девятнадцатого мажоритарных элементов, выходы второго, восьмого, одиннадцатого, четырнадцатого, семнадцатого, девятнадцатого и тринадцатого мажоритарных элементов подключены соответственно к третьим входам девятого, третьего, шестого, тринадцатого, пятого, семнадцатого и четвертого, десятого мажоритарных элементов, а первые входы третьего, одиннадцатого, пятнадцатого, восемнадцатого мажоритарных элементов и первые входы четвертого, девятого мажоритарных элементов соединены соответственно с первым и вторым настроечными входами логического преобразователя, третий настроечный вход которого подключен к первым входам пятого, шестого, десятого, тринадцатого, семнадцатого мажоритарных элементов. 1 ил.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические преобразователи (см., например, [1]), которые могут быть использованы для реализации любой из простых симметричных булевых функций τ_0,5×n-1,5, τ_0,5×n-0,5, τ_0,5×n+1,5, τ_0,5×n+2,5, зависящих от n аргументов - входных двоичных сигналов, при n=5.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических преобразователей, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация любой из функций τ_0,5×n-1,5, τ_0,5×n-0,5, τ_{0,5×n+1,5×0,5×n+2,5} при n=7.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический преобразователь [2], который содержит мажоритарные элементы и с помощью константной настройки реализует любую из простых симметричных булевых функций τ_0,5×n-1,5, τ_0,5×n-0,5, τ_0,5×n+1,5, τ_0,5×n+2,5, зависящих от n аргументов - входных двоичных сигналов, при n=7. При этом глубина схемы прототипа равна 6.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся большие аппаратурные затраты, обусловленные тем, что прототип содержит двадцать мажоритарных элементов.

Техническим результатом изобретения является уменьшение аппаратурных затрат при сохранении функциональных возможностей и схемной глубины прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом преобразователе, содержащем девятнадцать мажоритарных элементов, которые имеют по три входа, выходы i-го 7-го шестнадцатого мажоритарных элементов и первые входы первого, второго, седьмого, восьмого мажоритарных элементов соединены соответственно с вторыми входами (i+1)-го, (j+1)-го, семнадцатого мажоритарных элементов и третьим настроечным входом логического преобразователя, первый настроечный вход и выход которого подключены соответственно к первым входам шестнадцатого, девятнадцатого и выходу шестого мажоритарных элементов, особенность заключается в том, что выходы десятого, двенадцатого, пятнадцатого и восемнадцатого мажоритарных элементов соединены соответственно с вторыми входами одиннадцатого, тринадцатого, шестнадцатого и девятнадцатого мажоритарных элементов, выходы второго, восьмого, одиннадцатого, четырнадцатого, семнадцатого, девятнадцатого и тринадцатого мажоритарных элементов подключены соответственно к третьим входам девятого, третьего, шестого, тринадцатого, пятого, семнадцатого и четвертого, десятого мажоритарных элементов, а первые входы третьего, одиннадцатого, пятнадцатого, восемнадцатого мажоритарных элементов и первые входы четвертого, девятого мажоритарных элементов соединены соответственно с первым и вторым настроечными входами логического преобразователя, третий настроечный вход которого подключен к первым входам пятого, шестого, десятого, тринадцатого, семнадцатого мажоритарных элементов.

На чертеже представлена схема предлагаемого логического преобразователя.

Логический преобразователь содержит мажоритарные элементы 1₁, …, 1₁₉, которые имеют по три входа, причем выходы элементов 1₁₂, 1₁₅, 1₁₆, 1₁₈ соединены соответственно с вторыми входами элементов 1_i+1, 1_k+1, 1₁₃, 1₁₆, 1₁₇, 1₁₉, выходы элементов 1₂, 1₈, 1₁₁, 1₁₄, 1₁₇, 1₁₉ и 1₁₃ подключены соответственно к третьим входам элементов 1₉, 1₃, 1₆, 1₁₃, 1₅, 1₁₇ и 1₄, 1₁₀, а первые входы элементов 1₁, 1₂, 1_k-2, 1₁₀, 1₁₃, 1₁₇ и выход элемента 1₆ соединены соответственно с третьим настроечным входом и выходом логического преобразователя, первый и второй настроечные входы которого подключены соответственно к первым входам элементов 1₃, 1₁₁, 1₁₅, 1₁₆, 1₁₈, 1₁₉ и первым входам элементов 1₄, 1₉.

Работа предлагаемого логического преобразователя осуществляется следующим образом. На его первом, втором, третьем настроечных входах фиксируются соответственно необходимые сигналы f₁, f₂, f₃∈{0,1} константной настройки. На вторые входы элементов 1₁, 1₁₅, первый вход элемента 1₁₂; третьи входы элементов 1₁, 1₁₅, второй вход элемента 1₁₂; третьи входы элементов 1₂, 1₁₂, 1₁₆; вторые входы элементов 1₇, 1₁₈, первый вход элемента 1₁₄; третьи входы элементов 1₇, 1₁₈, второй вход элемента 1₁₄; третьи входы элементов 1₈, 1₁₄, 1₁₉ и третий вход элемента 1₁₁ подаются соответственно двоичные сигналы x₁; х₂; x₃; х₄; х₅; х₆ и х₇ (х₁, …, х₇∈{0,1}). На выходе элемента 1_w имеем и ∨, ⋅ есть соответственно сигналы на его первом, втором, третьем входах и символы операций ИЛИ, И. Следовательно, сигнал на выходе элемента 1₆ определяется выражением

в котором Таким образом, на выходе предлагаемого логического преобразователя получим

где τ₂, τ₃, τ₅, τ₆ есть простые симметричные булевы функции семи аргументов х₁, …, х₇ (см. стр. 126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974 г.).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический преобразователь с помощью константной настройки реализует любую из простых симметричных булевых функций τ_0,5×n-1,5, τ_0,5×n-0,5, τ_0,5×n+1,5, τ_0,5×n+2,5, зависящих от n аргументов - входных двоичных сигналов, при n=7, имеет такую же как у прототипа схемную глубину и обладает меньшими аппаратурными затратами.

Источники информации:

1. Патент РФ 2294007, кл. G06F 7/57, 2007 г.

2. Патент РФ 2701464, кл. G06F 7/57, 2019 г.

Логический преобразователь, предназначенный для реализации простых симметричных булевых функций, содержащий девятнадцать мажоритарных элементов, которые имеют по три входа, причем выходы i-го j-го шестнадцатого мажоритарных элементов и первые входы первого, второго, седьмого, восьмого мажоритарных элементов соединены соответственно с вторыми входами (i+1)-го, (j+1)-го, семнадцатого мажоритарных элементов и третьим настроечным входом логического преобразователя, первый настроечный вход и выход которого подключены соответственно к первым входам шестнадцатого, девятнадцатого и выходу шестого мажоритарных элементов, отличающийся тем, что выходы десятого, двенадцатого, пятнадцатого и восемнадцатого мажоритарных элементов соединены соответственно с вторыми входами одиннадцатого, тринадцатого, шестнадцатого и девятнадцатого мажоритарных элементов, выходы второго, восьмого, одиннадцатого, четырнадцатого, семнадцатого, девятнадцатого и тринадцатого мажоритарных элементов подключены соответственно к третьим входам девятого, третьего, шестого, тринадцатого, пятого, семнадцатого и четвертого, десятого мажоритарных элементов, а первые входы третьего, одиннадцатого, пятнадцатого, восемнадцатого мажоритарных элементов и первые входы четвертого, девятого мажоритарных элементов соединены соответственно с первым и вторым настроечными входами логического преобразователя, третий настроечный вход которого подключен к первым входам пятого, шестого, десятого, тринадцатого, семнадцатого мажоритарных элементов.

Изобретение относится к области вычислительной техники. Технический результат заключается в снижении количества ошибок при выявлении нарушений регламента дистанционного экзамена в автоматизированных системах прокторинга.

Устройство для умножения чисел по произвольному модулю // 2755734

Изобретение относится к области вычислительной техники. Техническим результатом является обеспечение устройства для умножения чисел по произвольному модулю с меньшим объемом оборудования.

Быстродействующий накапливающий сумматор по модулю произвольного натурального числа // 2754122

Изобретение относится к вычислительной технике. Техническим результатом является повышение быстродействия.

Накапливающий сумматор для синтезаторов частот // 2753594

Изобретение относится к накапливающему сумматору для синтезаторов частот. Технический результат заключается в повышении быстродействия обработки постоянных чисел.

Параметризуемый однотактный умножитель двоичных чисел с фиксированной точкой в прямом и дополнительном коде // 2753184

Изобретение относится к области цифровой обработки сигналов, к структурам вычислительных блоков микропроцессоров. Техническим результатом является повышение универсальности за счет того, что любой из множителей может быть представлен как в прямом, так и в дополнительном коде; улучшение параметризуемости, за счет возможности имплементации для множителей с любым количеством разрядов; уменьшение размеров по площади и увеличение быстродействия, за счет отсутствия дополнительных сумматоров для преобразования произведения и более простой топологии; повышение универсальности вследствие возможности вывода результата в двухрядном коде, что позволяет использовать частичные произведения дальше без задержки переноса.

Делитель частоты с переменным коэффициентом деления // 2752485

Изобретение относится к вычислительной технике. Технический результат заключается в сокращении времени преобразования при обработке сигналов.

Умножитель по модулю // 2751802

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах, в криптографических приложениях, а также в устройствах цифровой обработки сигналов и в системах управления. Техническим результатом является повышение быстродействия.

Цифровой измеритель сдвига фаз гармонических сигналов // 2751020

Изобретение относится к областям радиотехники и измерительной техники и может быть использовано в устройствах измерения сдвига фаз между двумя гармоническими колебаниями в измерительной и радиотехнической аппаратуре управления и передачи информации. Технический результат - обеспечение измерения сдвига фаз между двумя входными гармоническими сигналами, которое производится во всем возможном диапазоне его изменения, с высокой точностью и максимальной скоростью формирования искомого результата.

Схема формирователя управляющих сигналов // 2749178

Изобретение относится к области вычислительной техники. Техническим результатом является повышение надежности схемы управления элементом манчестерской цепи переноса и снижение ее массогабаритных показателей.

Устройство последовательного типа для детектирования границ диапазона единичных бит в бинарной последовательности // 2749150

Изобретение относится к области вычислительной техники. Техническим результатом является обеспечение возможности выявления границ и размерности диапазона единичных бит для бинарной последовательности.

Мажоритарный модуль // 2757819

Изобретение относится к мажоритарному модулю. Технический результат заключается в повышении быстродействия мажоритарного модуля. Модуль содержит два элемента И, два элемента ИЛИ и пять мажоритарных элементов, причем третий, первый входы и выход пятого мажоритарного элемента соединены соответственно с выходом четвертого мажоритарного элемента, первым входом и выходом мажоритарного модуля, шестой и седьмой входы которого подключены соответственно к второму и третьему входам второго мажоритарного элемента, при этом i-й вход j-го и второй вход пятого мажоритарных элементов соединены соответственно с i-ми входами j-х элементов И, ИЛИ и выходом третьего мажоритарного элемента, первый, третий и второй входы (j+2)-го мажоритарного элемента подключены соответственно к выходам j-х элементов И, ИЛИ и выходу (3-j)-го мажоритарного элемента, а i-й вход первого элемента И и первый вход второго мажоритарного элемента соединены соответственно с (i+1)-м и пятым входами мажоритарного модуля. 1 ил.