Арифметическое устройство по модулю семь

Изобретение относится к арифметическому устройству по модулю семь. Технический результат заключается в обеспечении возможности выполнения нескольких видов арифметических операций по модулю семь. Устройство содержит двенадцать элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, причем вторые входы четвертого, пятого, шестого и восьмого, девятого, десятого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходами второго, третьего, пятого и четвертого, шестого, одиннадцатого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, а первый вход седьмого, второй вход k-го и выход (6+k)-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, (3+k)-м входом и k-м выходом арифметического устройства по модулю семь, при этом в него дополнительно введены два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и восемь элементов ЗАПРЕТ, первый, второй входы одиннадцатого и первый, второй входы i-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходами пятого, третьего и неинвертирующим, инвертирующим входами i-го элементов ЗАПРЕТ, первый, второй входы седьмого и первый, второй входы восьмого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с инвертирующим, неинвертирующим входами седьмого и неинвертирующим, инвертирующим входами восьмого элементов ЗАПРЕТ, первые входы четвертого, пятого, шестого и восьмого, девятого, десятого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходами первого, второго, четвертого и седьмого, восьмого, шестого элементов ЗАПРЕТ, а выход десятого, первый вход k-го, первый и второй входы (11+k)-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с вторым входом седьмого, выходом (11+k)-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, настроечным и k-м входами арифметического устройства по модулю семь. 1 ил.

 

Изобретение относится к вычислительной технике и может быть использовано при построени средств автоматики, функциональных узлов систем управления и др.

Известны арифметические устройства по модулю семь (см., например, авт. св. СССР 1603371, кл. G06F 7/49, 1990 г.), которые могут быть использованы для реализации операции (X+Y) mod 7, где Х,Y∈{000,…,110} есть трехразрядные двоичные числа, задаваемые двоичными сигналами.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных арифметических устройств по модулю семь, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация операции (X-Y) mod 7.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятое за прототип арифметическое устройство по модулю семь (патент РФ 2702970, кл. G06F 7/72, 2019 г.), которое содержит элементы ИСКЛЮЧАЮЩЕЕ ИЛИ и реализует операцию (X+Y) mod 7, где Х,Y∈{000,…,110} есть трехразрядные двоичные числа, задаваемые двоичными сигналами.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация операции (X-Y) mod 7.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации с помощью константной настройки любой из операций (X+Y) mod 7, (Х-Y) mod 7, где X,Y∈{000,…,110} есть трехразрядные двоичные числа, задаваемые двоичными сигналами.

Указанный технический результат при осуществлении изобретения достигается тем, что в арифметическом устройстве по модулю семь, содержащем двенадцать элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, вторые входы четвертого, пятого, шестого и восьмого, девятого, десятого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходами второго, третьего, пятого и четвертого, шестого, одиннадцатого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, а первый вход седьмого, второй вход k-го и выход (6+k)-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, (3+k)-м входом и k-м выходом арифметического устройства по модулю семь, особенность заключается в том, что в него дополнительно введены два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и восемь элементов ЗАПРЕТ, первый, второй входы одиннадцатого и первый, второй входы i-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходами пятого, третьего и неинвертирующим, инвертирующим входами i-го элементов ЗАПРЕТ, первый, второй входы седьмого и первый, второй входы восьмого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с инвертирующим, неинвертирующим входами седьмого и неинвертирующим, инвертирующим входами восьмого элементов ЗАПРЕТ, первые входы четвертого, пятого, шестого и восьмого, девятого, десятого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходами первого, второго, четвертого и седьмого, восьмого, шестого элементов ЗАПРЕТ, а выход десятого, первый вход k-го, первый и второй входы (11+k)-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с вторым входом седьмого, выходом (11+k)-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, настроечным и k-м входами арифметического устройства по модулю семь.

На чертеже представлена схема предлагаемого арифметического устройства по модулю семь.

Арифметическое устройство по модулю семь содержит элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 11,…,114 и элементы ЗАПРЕТ 21,…,28, причем первый, второй входы элемента 1i и первый, второй входы элемента 111 соединены соответственно с неинвертирующим, инвертирующим входами элемента 2i и выходами элементов 25, 23, первый, второй входы элемента 17 и первый, второй входы элемента 18 соединены соответственно с инвертирующим, неинвертирующим входами элемента 27 и неинвертирующим, инвертирующим входами элемента 28, первые входы элементов 1k 14, 15, 16, 18, 110 и вторые входы элементов 14, 15, 16, 18, 19, 110 соединены соответственно с выходами элементов 111+k, 21, 22,, 24, 27, 28, 26 и 12, 13, 15, 14, 16, 111, а первый, второй входы элемента 17, второй вход элемента lk и выход элемента 16+k соединены соответственно с выходами элементов 11, 110, (3+k)-ым входом и k-ым выходом арифметического устройства по модулю семь, подключенного настроечным и k-ым входами соответственно к первому и второму входам элемента 111+k.

Работа предлагаемого арифметического устройства по модулю семь осуществляется следующим образом. На его настроечном входе фиксируется сигнал w∈{0,1} константной настройки, который определяет вид реализуемой операции. На его первый, второй, третий и четвертый, пятый, шестой входы подаются соответственно двоичные сигналы y0,y1,y2∈{0,1} и x0,x1,x2∈{0,1}, которые задают подлежащие обработке трехразрядные двоичные числа Y=y2y1y0, Х=х2х1x0, причем х22 и x0,y0 определяют значения старших и младших разрядов соответственно, X,Y∈{000,…,110}. В представленной ниже таблице приведены значения выходных сигналов z0,z1,z2 предлагаемого устройства, полученные с учетом работы его элементов для всех возможных наборов значений сигналов w,x0,xl,x2,y0,y1,y2.

Если w=0 либо w=1, то согласно представленной таблице имеем Z=(X-Y) mod 7 либо Z=(Х+Y) mod 7, где Z=z2z1z0 - трехразрядное двоичное число, задаваемое двоичными сигналами z0,zl,z2∈{0,1} (z2 и z0 определяют значения старшего и младшего разрядов соответственно).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемое арифметическое устройство по модулю семь обладает более широкими по сравнению с прототипом функциональными возможностями, так как с помощью константной настройки реализует любую из операций (X+Y) mod 7, (X-Y) mod 7, где Х,Y∈{000,…,110} есть трехразрядные двоичные числа, задаваемые двоичными сигналами.

Арифметическое устройство по модулю семь, содержащее двенадцать элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, причем вторые входы четвертого, пятого, шестого и восьмого, девятого, десятого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходами второго, третьего, пятого и четвертого, шестого, одиннадцатого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, а первый вход седьмого, второй вход k-го и выход (6+k)-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, (3+k)-м входом и k-м выходом арифметического устройства по модулю семь, отличающееся тем, что в него дополнительно введены два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и восемь элементов ЗАПРЕТ, первый, второй входы одиннадцатого и первый, второй входы i-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходами пятого, третьего и неинвертирующим, инвертирующим входами i-го элементов ЗАПРЕТ, первый, второй входы седьмого и первый, второй входы восьмого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с инвертирующим, неинвертирующим входами седьмого и неинвертирующим, инвертирующим входами восьмого элементов ЗАПРЕТ, первые входы четвертого, пятого, шестого и восьмого, девятого, десятого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходами первого, второго, четвертого и седьмого, восьмого, шестого элементов ЗАПРЕТ, а выход десятого, первый вход k-го, первый и второй входы (11+k)-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с вторым входом седьмого, выходом (11+k)-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, настроечным и k-м входами арифметического устройства по модулю семь.



 

Похожие патенты:

Изобретение относится к сумматору-умножителю по модулю три. Технический результат заключается в упрощении конструкции устройства.

Изобретение относится к вычислительной технике. Технический результат заключается в повышении быстродействия и надежности функционирования устройства для формирования остатка по произвольному модулю от числа.

Изобретение относится к нейрокомпьютерной технике и предназначено для классификации классов чисел по заданному модулю р. Техническим результатом является повышение быстродействия нейронной сети при классификации вычетов.

Изобретение относится к нейрокомпьютерной технике и предназначено для классификации классов чисел по заданному модулю р. Техническим результатом является повышение быстродействия нейронной сети при классификации вычетов.

Изобретение относится к области вычислительной техники. Техническим результатом является обеспечение реализации с помощью константной настройки любой из операций (А+В) mod 3, (А-В) mod 3, где А, В ∈ {00,01,10} есть двухразрядные двоичные числа, задаваемые двоичными сигналами.

Изобретение относится к области вычислительной техники. Техническим результатом является обеспечение реализации с помощью константной настройки любой из операций (А+В) mod 3, (А-В) mod 3, где А, В ∈ {00,01,10} есть двухразрядные двоичные числа, задаваемые двоичными сигналами.

Изобретение относится к области вычислительной техники. Техническим результатом изобретения является повышение быстродействия устройства вычисления остатка по модулю и неполного частного.

Изобретение относится к области вычислительной техники. Техническим результатом является обеспечение устройства для умножения чисел по произвольному модулю с меньшим объемом оборудования.

Изобретение относится к области вычислительной техники. Техническим результатом является обеспечение устройства для умножения чисел по произвольному модулю с меньшим объемом оборудования.

Изобретение относится к области вычислительной техники. Техническим результатом является увеличение скорости и точности вычислений сравнения чисел, представленных в системе остаточных классов.
Наверх