Арсенид-галлиевый дифференциальный каскад с умножителем крутизны усиления

Изобретение относится к области радиотехники и связи и может быть использовано в качестве элемента усиления и преобразования аналоговых сигналов, в структуре арсенид-галлиевых микросхем различного функционального назначения, в т.ч. «обслуживающих» IP-модулях в усилителях мощности. Технический результат: увеличение крутизны усиления дифференциального каскада, у которого входной многополюсник (1) может иметь десятки модификаций и работать с малыми статическими токами GaAs транзисторов. Арсенид-галлиевый дифференциальный каскад с умножителем крутизны усиления содержит входной многополюсник (1) на арсенид-галлиевых транзисторах с первым (2) и вторым (3) потенциальными входами, а также первым (4) и вторым (5) токовыми выходами, согласованными с первой (6) шиной источника питания, первый (7) и второй (8) токовые выходы устройства, причем общая истоковая цепь (9) входного многополюсника (1) на арсенид-галлиевых транзисторах согласована со второй (10) шиной источника питания. Первый (4) токовый выход входного многополюсника (1) соединен с затвором первого (11) дополнительного полевого транзистора и через первый (12) дополнительный резистор связан с истоком первого (11) дополнительного полевого транзистора и затвором второго (13) дополнительного полевого транзистора, сток второго (13) дополнительного полевого транзистора подключен к первому (7) токовому выходу устройства, а его исток соединен со стоком первого (11) дополнительного полевого транзистора, второй (5) токовый выход входного многополюсника (1) на арсенид-галлиевых транзисторах соединен с затвором третьего (14) дополнительного полевого транзистора и через второй (15) дополнительный резистор связан с истоком третьего (14) дополнительного полевого транзистора и затвором четвертого (16) дополнительного полевого транзистора, сток четвертого (16) дополнительного полевого транзистора подключен ко второму (8) токовому выходу устройства, а его исток соединен со стоком третьего (14) дополнительного полевого транзистора, истоки второго (13) и третьего (14) дополнительных полевых транзисторов соединены со входом (17) дополнительного неинвертирующего каскада (18), выход которого (19) связан с затворами пятого (20) и шестого (21) дополнительных полевых транзисторов, сток пятого (20) дополнительного полевого транзистора соединен с затвором первого (11) дополнительного полевого транзистора, сток шестого (21) дополнительного полевого транзистора подключен к затвору третьего (14) дополнительного полевого транзистора, а истоки пятого (20) и шестого (21) дополнительных полевых транзисторов подключены к источнику напряжения смещения (22). 2 з.п. ф-лы, 9 ил.

 

Изобретение относится к области радиотехники и связи и может быть использовано в качестве элемента усиления и преобразования аналоговых сигналов, в структуре арсенид-галлиевых микросхем различного функционального назначения, в т.ч. «обслуживающих» IP-модулях в усилителях мощности.

В микросхемах для систем связи, радиолокации и измерительной техники находят широкое применение различные модификации дифференциальных каскадов (ДК), которые реализуются на практике в виде классических [1-4] или каскодных [5-10] ДК разных модификаций и на разных технологических процессах.

Особую актуальность имеют схемотехнические решения ДК для GaAs технологии [11, 12]. Сегодня GaAs полевые транзисторы незаменимы в СВЧ ДК и усилителях как общего, так и специального назначения, где особую роль играют малый уровень шумов и надежность.

Ближайшим прототипом (фиг.1) заявляемого устройства является схема дифференциального каскада по патенту US 9.167.327, 2015 г., которая присутствует также в патентах US 9.888.315, 2015 г., US 4.121.169, 1978 г. ДК-прототип содержит входной многополюсник 1 с первым 2 и вторым 3 потенциальными входами, а также первым 4 и вторым 5 токовыми выходами, согласованными с первой 6 шиной источника питания, первый 7 и второй 8 токовые выходы устройства, причем общая истоковая цепь 9 входного многополюсника 1 согласована со второй 10 шиной источника питания.

Существенный недостаток известного дифференциального каскада, архитектура которого представлена на чертеже фиг.1, состоит в том, что при реализации входного многополюсника 1 на арсенид-галлиевых транзисторах, работающих в режиме микротоков, он имеет малое значение крутизны усиления, оказывающей существенное влияние на многие параметры аналоговых микросхем.

Основная задача предлагаемого изобретения состоит в увеличении крутизны усиления дифференциального каскада, у которого входной многополюсник 1 может иметь десятки известных модификаций и работать с малыми статическими токами применяемых GaAs транзисторов.

Поставленная задача решается тем, что в дифференциальном каскаде фиг.1, содержащем входной многополюсник 1 на арсенид-галлиевых транзисторах с первым 2 и вторым 3 потенциальными входами, а также первым 4 и вторым 5 токовыми выходами, согласованными с первой 6 шиной источника питания, первый 7 и второй 8 токовые выходы устройства, причем общая истоковая цепь 9 входного многополюсника 1 на арсенид-галлиевых транзисторах согласована со второй 10 шиной источника питания, предусмотрены новые элементы и связи - первый 4 токовый выход входного многополюсника 1 соединен с затвором первого 11 дополнительного полевого транзистора и через первый 12 дополнительный резистор связан с истоком первого 11 дополнительного полевого транзистора и затвором второго 13 дополнительного полевого транзистора, сток второго 13 дополнительного полевого транзистора подключен к первому 7 токовому выходу устройства, а его исток соединен со стоком первого 11 дополнительного полевого транзистора, второй 5 токовый выход входного многополюсника 1 на арсенид-галлиевых транзисторах соединен с затвором третьего 14 дополнительного полевого транзистора и через второй 15 дополнительный резистор связан с истоком третьего 14 дополнительного полевого транзистора и затвором четвертого 16 дополнительного полевого транзистора, сток четвертого 16 дополнительного полевого транзистора подключен ко второму 8 токовому выходу устройства, а его исток соединен со стоком третьего 14 дополнительного полевого транзистора, истоки второго 13 и третьего 14 дополнительных полевых транзисторов соединены со входом 17 дополнительного неинвертирующего каскада 18, выход которого 19 связан с затворами пятого 20 и шестого 21 дополнительных полевых транзисторов, сток пятого 20 дополнительного полевого транзистора соединен с затвором первого 11 дополнительного полевого транзистора, сток шестого 21 дополнительного полевого транзистора подключен к затвору третьего 14 дополнительного полевого транзистора, а истоки пятого 20 и шестого 21 дополнительных полевых транзисторов подключены к источнику напряжения смещения 22.

На чертеже фиг.1 представлена схема дифференциального каскада -прототипа.

На чертеже фиг.2 приведена схема заявляемого устройства в соответствии с п. 1 и п. 2 формулы изобретения.

На чертеже фиг.3 показана схема заявляемого устройства в соответствии с п. 2 формулы изобретения для случая, когда дополнительный неинвертирующий каскад 18 реализован в виде делителя напряжения на резисторах 24 и 25.

На чертеже фиг.4 представлена схема заявляемого устройства в соответствии с п. 2 формулы изобретения для случая, когда дополнительный неинвертирующий каскад 18 реализован на основе истокового повторителя напряжения на полевом транзисторе 26 и резисторах 27 и 28.

На чертеже фиг.5 приведена схема заявляемого устройства для случая, когда дополнительный неинвертирующий каскад 18 реализован на основе истокового повторителя напряжения на полевом транзисторе 26 и резисторах 27 и 28, а в качестве входных транзисторов входного многополюсника 1 (фиг.2) используется каскодное включение на полевых транзисторах 29, 30 и 31, 32. При этом статический режим схемы устанавливается источником опорного тока 33.

На чертеже фиг.6 показана схема для моделирования дифференциального каскада с умножителем крутизны усиления фиг.3 при t=27°С, R1÷R2=4.9 кОм, R3=20.5 кОм, R4=20 кОм, I₁=200 мкА, Vcc=Vee=±10 В в среде LTspice на моделях GaAs полевых транзисторов Минского НИИ радиоматериалов НАН.

На чертеже фиг.7 приведена проходная характеристика дифференциального каскада фиг.6 с умножителем крутизны усиления на полевых GaAs транзисторах при t=27°С, R1÷R2=4.9 кОм, R3=20.5 кОм, R4=20 кОм, 11=200 мкА, Vcc=Vee=±10 В.

На чертеже фиг.8 представлена классическая схема ДК при t=27°С, 11=838 мкА, Vcc=Vee=±10 В в среде LTspice на моделях GaAs полевых транзисторов Минского НИИ радиоматериалов НАН.

На чертеже фиг.9 приведена проходная характеристика классической схемы ДК на полевых GaAs транзисторах фиг.8 при t=27°С, I₁=838 мкА, Vcc=Vee=±10 В.

Арсенид-галлиевый дифференциальный каскад с умножителем крутизны усиления фиг.2 содержит входной многополюсник 1 на арсенид-галлиевых транзисторах с первым 2 и вторым 3 потенциальными входами, а также первым 4 и вторым 5 токовыми выходами, согласованными с первой 6 шиной источника питания, первый 7 и второй 8 токовые выходы устройства, причем общая истоковая цепь 9 входного многополюсника 1 на арсенид-галлиевых транзисторах согласована со второй 10 шиной источника питания. Первый 4 токовый выход входного многополюсника 1 соединен с затвором первого 11 дополнительного полевого транзистора и через первый 12 дополнительный резистор связан с истоком первого 11 дополнительного полевого транзистора и затвором второго 13 дополнительного полевого транзистора, сток второго 13 дополнительного полевого транзистора подключен к первому 7 токовому выходу устройства, а его исток соединен со стоком первого 11 дополнительного полевого транзистора, второй 5 токовый выход входного многополюсника 1 на арсенид-галлиевых транзисторах соединен с затвором третьего 14 дополнительного полевого транзистора и через второй 15 дополнительный резистор связан с истоком третьего 14 дополнительного полевого транзистора и затвором четвертого 16 дополнительного полевого транзистора, сток четвертого 16 дополнительного полевого транзистора подключен ко второму 8 токовому выходу устройства, а его исток соединен со стоком третьего 14 дополнительного полевого транзистора, истоки второго 13 и третьего 14 дополнительных полевых транзисторов соединены со входом 17 дополнительного неинвертирующего каскада 18, выход которого 19 связан с затворами пятого 20 и шестого 21 дополнительных полевых транзисторов, сток пятого 20 дополнительного полевого транзистора соединен с затвором первого 11 дополнительного полевого транзистора, сток шестого 21 дополнительного полевого транзистора подключен к затвору третьего 14 дополнительного полевого транзистора, а истоки пятого 20 и шестого 21 дополнительных полевых транзисторов подключены к источнику напряжения смещения 22.

Кроме этого, на чертеже фиг.2, в соответствии с п. 2 формулы изобретения, в качестве источника напряжения смещения 22 используется общая шина 23 источников питания.

В соответствии с п. 3 формулы изобретения, в качестве источника напряжения смещения 22 может использоваться вторая 10 шина источника питания.

Рассмотрим работу заявляемого устройства фиг.2.

Статический режим по току первого 11, второго 13, третьего 14 и четвертого 16 дополнительных полевых транзисторов определяется, с одной стороны, токами первого 4 и второго 5 токовых выходов входного многополюсника 1, а с другой стороны, пятым 20 и шестым 21 дополнительными полевыми транзисторами, а также цепью отрицательной обратной связи, которая обеспечивается в дополнительном неинвертирующем каскаде 18.

Особенность схемы фиг.2 состоит в том, что входной многополюсник 1 может иметь разные схемотехнические решения, статический режим которых устанавливается по общей истоковой цепи 9, независимо от «верхней» части схемы ДК. При этом статический ток 1о* рекомендуется выбирать в диапазоне не более нескольких десятков микроампер.

В схеме фиг.2 первый 4 и второй 5 токовые выходы являются высокоимпедансными узлами, что положительно сказывается на коэффициенте усиления по напряжению от второго 2 входа устройства до затворов первого 11 и третьего 14 дополнительных полевых транзисторов. Если на первый 2 вход подается положительное напряжение относительно второго 3 входа, то это вызывает уменьшение напряжения на первом 4 токовом выходе, которое передается в исток первого 11 дополнительного полевого транзистора и далее на затвор второго 13 дополнительного полевого транзистора. При этом напряжение на втором 5 токовом выходе, затворе третьего 14 дополнительного полевого транзистора и затворе четвертого 16 дополнительного полевого транзистора увеличивается. Таким образом, второй 13 и четвертый 16 дополнительные полевые транзисторы работают как дополнительный дифференциальный каскад, что повышает общую эквивалентную крутизну ДК по первому 7 и второму 8 токовым выходам устройства. Данные выводы подтверждаются графиками фиг.7 и фиг.9. Так, в схеме ДК фиг.8 напряжение ограничения проходной характеристики составляет 750 мВ (фиг.9). В заявляемом устройстве граничное напряжение ДК лежит в диапазоне 20 мВ при таких же выходных статическом токах (фиг.7). Поэтому крутизна усиления ДК фиг.6 выше, чем крутизна ДК-прототипа более чем в 35 раз, что положительно сказывается на параметрах арсенид-галлиевых микросхем с предлагаемым ДК.

Таким образом, заявляемое устройство имеет существенные преимущества в сравнении с ДК-прототипом по крутизне усиления. Кроме этого, важная особенность заявляемых схем ДК состоит в том, что увеличение крутизны усиления здесь обеспечивается независимо от схемотехнической реализации входного 1 многополюсника, который может выполняться в виде десятков модификаций GaAs схемотехнических решений, каждое из которых решает задачу улучшения конкретных параметров (обеспечение заданных значений верхней граничной частоты, коэффициента ослабления входных синфазных сигналов, коэффициента подавления помех по второй 10 шине источника питания и т.д.).

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Патент US 6.531.919, fig.1, fig.4, 2003 г.

2. Патент US 5.083.046, 1992 г.

3. Патент US 5.367.271, 1994 г.

4. Патент US 5.648.743, fig.23, 1997 г.

5. Патент US 4.121.169, fig.5, 1978 г.

6. Патент SU 437193,1974 г.

7. Патент SU 1385225,1988 г.

8. Патент US 5.210.505, fig.4,1993 г.

9. Патент US 9.167.327, 2015 г.

10. Патент US 9.888.315, 2018 г.

11. В. Bernhardt, М. LaMacchia, J. Abrokwah and others, ((Complementary GaAs(CGaAs): a high performance BiCMOS alternative)), GaAs 1С Symposium IEEE Gallium Arsenide Integrated Circuit Symposium 17th Annual Technical Digest 1995, pp.1-4, DOI: 10.1109/GAAS. 1995.528953.

12. A. Bessemoulin, J. Dishong, G. Clark and others, «1 watt broad Ka-band ultra small high power amplifier MMICs using 0.25-/spl mu/m GaAs PHEMTs)), 24th Annual Technical Digest Gallium Arsenide Integrated Circuit (GaAs 1С) Symposium, pp.1-4, DOI: 10.1109/GAAS.2002.1049025.

1. Арсенид-галлиевый дифференциальный каскад с умножителем крутизны усиления, содержащий входной многополюсник (1) на арсенид-галлиевых транзисторах с первым (2) и вторым (3) потенциальными входами, а также первым (4) и вторым (5) токовыми выходами, согласованными с первой (6) шиной источника питания, первый (7) и второй (8) токовые выходы устройства, причем общая истоковая цепь (9) входного многополюсника (1) на арсенид-галлиевых транзисторах согласована со второй (10) шиной источника питания, отличающийся тем, что первый (4) токовый выход входного многополюсника (1) соединен с затвором первого (11) дополнительного полевого транзистора и через первый (12) дополнительный резистор связан с истоком первого (11) дополнительного полевого транзистора и затвором второго (13) дополнительного полевого транзистора, сток второго (13) дополнительного полевого транзистора подключен к первому (7) токовому выходу устройства, а его исток соединен со стоком первого (11) дополнительного полевого транзистора, второй (5) токовый выход входного многополюсника (1) на арсенид-галлиевых транзисторах соединен с затвором третьего (14) дополнительного полевого транзистора и через второй (15) дополнительный резистор связан с истоком третьего (14) дополнительного полевого транзистора и затвором четвертого (16) дополнительного полевого транзистора, сток четвертого (16) дополнительного полевого транзистора подключен ко второму (8) токовому выходу устройства, а его исток соединен со стоком третьего (14) дополнительного полевого транзистора, истоки второго (13) и третьего (14) дополнительных полевых транзисторов соединены со входом (17) дополнительного неинвертирующего каскада (18), выход которого (19) связан с затворами пятого (20) и шестого (21) дополнительных полевых транзисторов, сток пятого (20) дополнительного полевого транзистора соединен с затвором первого (11) дополнительного полевого транзистора, сток шестого (21) дополнительного полевого транзистора подключен к затвору третьего (14) дополнительного полевого транзистора, а истоки пятого (20) и шестого (21) дополнительных полевых транзисторов подключены к источнику напряжения смещения (22).

2. Арсенид-галлиевый дифференциальный каскад с умножителем крутизны усиления по п. 1, отличающийся тем, что в качестве источника напряжения смещения (22) используется общая шина (23) источников питания.

3. Арсенид-галлиевый дифференциальный каскад с умножителем крутизны усиления по п. 1, отличающийся тем, что в качестве источника напряжения смещения (22) используется вторая (10) шина источника питания.