Устройство обработки и хранения данных

Изобретение относится к вычислительной технике. Технический результат заключается в обеспечении повышенной производительности, надежности и безопасности устройства обработки и хранения данных. Устройство обработки и хранения данных состоит из системы на кристалле, содержащей кластер из процессоров общего назначения, кластер из процессоров DSP и аппаратные блоки кодирования и декодирования цифровых видеопотоков, а также супервизор с доверенным контуром загрузки и управления, обеспечивающий мониторинг физического состояния компонентов системы на кристалле и удаленное управление устройством. 1 ил.

 

Изобретение относится к области цифровой обработки информации, а именно к устройствам обработки и хранения данных, и может быть использовано для обработки и хранения потоковых аудио и видео данных систем контроля и управления доступом, а также интеллектуальных систем компьютерного зрения.

Заявленное устройство осуществляет параллельный прием потоковой цифровой информации (например, видео и аудиоинформации) от нескольких источников, программную обработку принятой информации (например, сжатие, выделение актуальной информации, идентификацию объектов) в соответствии с заданным алгоритмом и сохранение информации на энергонезависимых носителях в требуемом формате (например, в формате базы данных, журнала событий).

Наиболее близким к заявленному изобретению является устройство обработки и хранения данных, описанное в патенте на полезную модель РФ №184681, содержащее контроллер, N твердотельных дисков (HDD), соединенных входами/выходами с контроллером, отличающееся тем, что в него дополнительно введены кластер 1U серверов в составе сетевого адаптера с поддержкой компрессии, центрального процессора (CPU), первый вход/выход которого соединен со вторым входом/выходом сетевого адаптера с поддержкой компрессии, третий вход/выход соединен с первым входом/выходом контроллера, программируемая логическая интегральная схема FPGA, первый вход/выход которой соединен со вторым входом/выходом центрального процессора, графическое процессорное устройство GPU, первый вход/выход которого соединен с четвертым вход/выходом центрального процессора; коммутатор, второй вход/выход которого соединен со вторым входом/выходом контроллера, третий вход/выход - с первым входом/выходом сетевого адаптера с поддержкой компрессии, а первый вход/выход является входом/выходом всего устройства. Данное устройство обработки и хранения данных выбрано в качестве прототипа заявленного изобретения.

Недостатками устройства прототипа являются невозможность изменения алгоритмов сжатия информации без перепрограммирования микросхемы FPGA и отсутствие средств контроля целостности программного обеспечения центрального процессора. Невозможность изменения алгоритмов сжатия информации без перепрограммирования микросхемы FPGA затрудняет применение устройства в системах, требующих адаптивности (системы компьютерного зрения, самообучающиеся системы), то есть сужает функциональность и область применения устройства. Отсутствие средств контроля целостности программного обеспечения и параметров работоспособности центрального процессора снижают степень защиты устройства от несанкционированных действий и надежность устройства в целом.

Техническим результатом изобретения является создание устройства обработки и хранения данных с расширенной сферой применения, повышенной производительностью, надежностью и безопасностью, за счет использования системы на кристалле, которая содержит кластер из процессоров общего назначения, кластер из процессоров DSP и аппаратные блоки кодирования и декодирования цифровых видеопотоков; а также за счет использования супервизора с доверенным контуром загрузки и управления, обеспечивающего мониторинг физического состояния компонентов системы на кристалле (мониторинг напряжений питания и температуры кристалла), удаленное управление устройством (контроль целостности и обновление ПО, перезагрузку, включение и выключение питания, ведение журналов событий).

Поставленный технический результат достигнут путем создания устройства обработки и хранения данных, содержащего систему на кристалле 2, которая соединена с группой накопителей 1 HDD, с блоком питания 21, с ОЗУ 13 типа DDR, с репрограммируемым ПЗУ 12 типа еММС, с репрограммируемым ПЗУ 11 типа FLASH SPI, с монитором 14 рабочих температур и напряжений, который соединен с супервизором 15, который соединен с блоком 22 дежурного питания, а также с репрограммируемым ПЗУ 11 типа FLASH SPI и с системой на кристалле 2, которая содержит блок 4 Ethernet-контроллеров, который соединен с кластером 5 из процессоров общего назначения, который соединен с ОЗУ 13 типа DDR, с репрограммируемым ПЗУ 12 типа еММС, с репрограммируемым ПЗУ 11 типа FLASH SPI, с контроллером 3 SATA, с кластером 6 из процессоров DSP, с кодеком 7 видеоданных, с первым контроллером 8 интерфейса SPI и с первым контроллером 9 интерфейса UART, а супервизор 15 содержит контроллер 20 Ethernet, который соединен с центральным процессором 16 CPU, который соединен со вторым контроллером 17 интерфейса UART, с вторым контроллером 18 интерфейса SPI и с контроллером 19 ввода-вывода 10, который соединен с блоком сброса 10 RESET и с монитором 14 рабочих температур и напряжений, который соединен с первым контроллером 9 интерфейса UART, который соединен со вторым контроллером 17 интерфейса UART, а второй контроллер 18 интерфейса SPI соединен с первым контроллером 8 интерфейса SPI и с репрограммируемым ПЗУ 11 типа FLASH SPI, причем

- система на кристалле 2, выполнена с возможностью приема, обработки информации и записи обработанной информации в группу накопителей 1 HDD;

- кластер 5 из процессоров общего назначения выполнен с возможностью реализации алгоритмов обработки потоков данных, формирования информации для записи в группу накопителей 1 HDD, а также формирования информации для внешних потребителей в требуемом им виде;

- кластер 6 из процессоров DSP выполнен с возможностью реализации алгоритмов обработки потоков данных;

- кодек 7 видеоданных выполнен с возможностью реализации алгоритмов обработки видео и аудиоданных;

- первый контроллер 8 интерфейса SPI выполнен с возможностью загрузки программы начального загрузчика операционной системы устройства из внешнего ПЗУ;

- первый контроллер 9 интерфейса UART выполнен с возможностью дистанционного управления системой на кристалле 2;

- блок сброса 10 RESET выполнен с возможностью аппаратного сброса системы на кристалле 2;

- репрограммируемое ПЗУ 11 типа FLASH SPI выполнено с возможностью хранения программы начальной загрузки операционной системы устройства;

- репрограммируемое ПЗУ 12 типа еММС выполнено с возможностью хранения программ операционной системы устройства и программ, реализующих алгоритмы обработки входных потоков данных;

- монитор 14 рабочих температур и напряжений выполнен с возможностью сбора информации о состоянии и режиме работы блоков, входящих в состав системы на кристалле 2;

- супервизор 15 выполнен с возможностью контроля целостности программного обеспечения устройства и дистанционного управления устройством;

- процессор 16 CPU выполнен с возможностью реализации алгоритмов контроля целостности программного обеспечения устройства, контроля технического состояния системы на кристалле 2 и дистанционного управления устройством;

- контроллер 18 интерфейса SPI выполнен с возможностью контроля программы начального загрузчика операционной системы устройства;

- контроллером 19 ввода-вывода IO, выполнен с возможностью приема информации о состоянии и режиме работы блоков, входящих в состав системы на кристалле 2 и управления сбросом системы на кристалле 2;

- блок питания 21 подключен к цепям основного питания устройства и выполнен с возможностью обеспечения питающими напряжениями систему на кристалле 2, группу накопителей 1 HDD, ОЗУ 12 типа DDR, репрограммируемого ПЗУ 11 типа еММС;

- блок 22 дежурного питания подключен к цепям дежурного питания устройства и выполнен с возможностью обеспечения питающими напряжениями супервизора 15, репрограммируемого ПЗУ 11 типа FLASH SPI, монитора 14 рабочих температур и напряжений.

Для лучшего понимания заявленного изобретения далее приводится его подробное описание с соответствующими графическими материалами.

Фиг. Общая блок-схема устройства обработки и хранения данных, выполненная согласно изобретению.

Рассмотрим вариант выполнения заявленного устройства обработки и хранения данных (Фиг.).

В состав заявленного устройства обработки и хранения данных устройства входят следующие элементы.

Группа накопителей 1 HDD, например, с интерфейсом SATA, предназначенные для хранения обработанной цифровой информации.

Система на кристалле СнК 1892ВМ248 2, предназначенная для обработки входной и выходной информации.

Контроллер SATA 3, входящий в состав СнК 1892ВМ248 2, предназначенный для управления записью и чтением группы накопителей 1 HDD.

Блок 4 контроллеров Ethernet, содержащий три контроллера, входящий в состав СнК 1892ВМ248 2, и предназначенный для управления источниками информации, приема входных информационных потоков и передачи потребителям затребованной ими информации.

Кластер 5 из восьми процессоров общего назначения с архитектурой MIPS64, входящий в состав СнК 1892ВМ248 2, предназначенный для выполнения алгоритмов обработки входных потоков данных, формирования информации для записи в группу накопителей 1 HDD и формирования информации для внешних потребителей в требуемом виде.

Кластер 6 из шестнадцати процессоров DSP с архитектурой ELCORE-50, входящий в состав СнК 1892ВМ248 2, и предназначенный для выполнения алгоритмов обработки входных потоков данных от источников информации и выходных данных для внешних потребителей.

Кодек 7 видеоданных стандарта Н.264, входящий в состав СнК 1892ВМ248 2, и предназначенный для выполнения алгоритмов обработки видео и аудиоданных.

Первый контроллер 8 интерфейса SPI, входящий в состав СнК 1892ВМ248 2, и предназначенный для загрузки программы начального загрузчика операционной системы устройства из внешнего ПЗУ.

Первый контроллер 9 интерфейса UART, входящий в состав СнК 1892ВМ248 2, и предназначенный для дистанционного управления СнК 1892ВМ248 2.

Блок сброса 10 RESET, входящий в состав СнК 1892ВМ248 2, и предназначенный для аппаратного сброса СнК 1892ВМ248 2.

Репрограммируемое ПЗУ 11 типа FLASH SPI, предназначенное для хранения программы начальной загрузки операционной системы устройства.

Репрограммируемое ПЗУ 12 типа еММС, предназначенное для хранения программ операционной системы устройства и программ, реализующих алгоритмы обработки входных потоков данных.

ОЗУ 13 типа DDR, предназначенное для программ и данных, необходимых для реализации алгоритмы обработки входных потоков данных и дистанционного управления устройством.

Монитор 14 рабочих температур и напряжений, предназначенный для сбора информации о состоянии и режиме работы блоков, входящих в состав СнК 1892ВМ248 2.

Супервизор Салют ЭЛ24ПМ 15, предназначенный для контроля целостности программного обеспечения устройства и дистанционного управления устройством.

Процессор 16 CPU, входящий в состав супервизора Салют ЭЛ24ПМ 15, предназначенный для выполнения алгоритмов контроля целостности программного обеспечения устройства, контроля технического состояния СнК 1892ВМ248 2 и дистанционного управления устройством.

Второй контроллер 17 интерфейса UART, входящий в состав супервизора Салют ЭЛ24ПМ 15, и предназначенный для дистанционного управления СнК 1892ВМ248 2.

Второй контроллер 18 интерфейса SPI, входящий в состав супервизора Салют ЭЛ24ПМ 15, и предназначенный для контроля программы начального загрузчика операционной системы устройства.

Контроллер 19 ввода-вывода 10, входящий в состав супервизора Салют ЭЛ24ПМ 15, и предназначенный для приема информации о состоянии и режиме работы блоков, входящих в состав СнК 1892ВМ248 2 и управления сбросом СнК 1892ВМ248 2.

Контроллер 20 Ethernet, входящий в состав супервизора Салют ЭЛ24ПМ 15, и предназначенный для дистанционного управления устройством.

Блок питания 21, подключенный к цепям основного питания устройства и обеспечивающий питающими напряжениями СнК 1892ВМ248 2, группу накопителей 1 HDD, ОЗУ 13 типа DDR, репрограммируемого ПЗУ 12 типа еММС.

Блок 22 дежурного питания, подключенный к цепям дежурного питания устройства и обеспечивающий питающими напряжениями супервизора Салют-ЭЛ24ПМ 15, репрограммируемого ПЗУ 11 типа FLASH SPI, монитора 14 рабочих температур и напряжений.

Потоки входных данных для обработки и сохранения в группе накопителей 1 HDD подают на первый вход-выход блока 4 Ethernet-контроллеров. С второго входа-выхода блока 4 Ethernet-контроллеров данные поступают на первый вход-выход кластера 5 из восьми процессоров общего назначения с архитектурой MIPS64. При необходимости данные могут быть обработаны кластером 5 из восьми процессоров общего назначения с архитектурой MIPS64, кластером 6 из шестнадцати DSP, подключенным своим входом-выходом ко второму входу-выходу кластера 5 из восьми процессоров общего назначения с архитектурой MIPS64, кодеком 7 видеоданных стандарта Н.264, подключенным своим входом-выходом к третьему входу-выходу кластера 5. Обработанные данные через четвертый вход-выход кластера 5 поступают на первый вход-выход контроллера 3 SATA, к которому через группу вторых входов-выходов подключена группа накопителей 1 HDD.

Обработку информации осуществляют под управлением операционной системы и прикладного программного обеспечения (ПО). Для хранения загрузочного образа программ операционной системы и прикладного ПО служит репрограммируемое ПЗУ 12 типа еММС, соединенное своим входом-выходом с пятым входом-выходом кластера 5. Для хранения промежуточных результатов обработки данных служит ОЗУ 13 типа DDR, соединенное своим входом-выходом с шестым входом-выходом кластера 5.

Для обеспечения начальной загрузки устройства служит репрограммируемое ПЗУ 11 типа FLASH SPI, соединенное своим входом-выходом с первым входом-выходом первого контроллера 8 интерфейса SPI, и первым входом-выходом второго контроллера 18 интерфейса SPI. Второй вход-выход первого контроллера 8 интерфейса SPI соединен с третьим входом-выходом кластера 5. Второй вход-выход второго контроллера 18 интерфейса SPI соединен с первым входом-выходом процессора 16 CPU. Процессор 16 CPU обеспечивает контроль целостности начального загрузчика в репрограммируемом ПЗУ 11 типа FLASH SPI до начала загрузки СнК 1892ВМ248 2.

Процессор 16 CPU через первый вход-выход, соединенный с вторым входом-выходом контроллера 20 Ethernet обеспечивает прием и исполнение команд дистанционного управления устройством, передачу информации о текущем состоянии устройства, обновление ПО операционной системы и прикладного ПО обработки данных. Команды дистанционного управления поступают из внешнего канала управления устройством на второй вход-выход контроллера 20 Ethernet. Центральный процессор 16 CPU исполняет команды дистанционного управления с помощью второго контроллера 17 интерфейса UART, соединенного своим первым входом-выходом с первым входом-выходом центрального процессора 16 CP). Второй контроллер 17 интерфейса UART передает команды управления на первый контроллер 9 интерфейса UART через свой второй-вход-выход, соединенный с первым входом-выходом первого контроллера 9 интерфейса UART, а последний передает команды управления на кластер 5 через свой второй вход-выход. Центральный процессор 16 CPU через первый и второй контроллеры 9 и 17 интерфейса UART контролирует работоспособность СнК 1892ВМ248 2, в том числе поступление входных потоков данных, выполнение алгоритмов обработки и сохранение данных в группе накопителей 1 HDD, ведет журналы событий устройства, производит обновление ПО устройства.

Центральный процессор 16 CPU через контроллер 19 ввода-вывода IO, соединенный своим первым входом-выходом с первым входом-выходом центрального процессора 16 CPU, получает данные о рабочих температуре и напряжениях питания СнК 1892ВМ248 2. При выходе рабочих значений температуры или напряжений питания за установленные границы центральный процессор 16 CPU передает через контроллер 20 Ethernet в канал управления оповещение. Центральный процессор 16 CPU через контроллер 19 ввода-вывода IO, соединенный своим первым входом-выходом с первым входом-выходом блока сброса 10 RESET, осуществляет управление аппаратным сбросом составных частей СнК 1892ВМ248 2 при выполнении команд включения и выключения устройства и при контроле целостности начального загрузчика СнК 1892ВМ248 2.

Таким образом, введение в состав устройства СнК 1892ВМ248 2, содержащего кластер 5 из восьми процессоров с архитектурой MIPS64, кластер 6 из шестнадцати DSP с архитектурой Elcore-50 и кодек 7 видеоданных стандарта Н.264 для кодирования и декодирования цифровых видеопотоков позволяет реализовать в устройстве широкий спектр алгоритмов обработки данных в реальном времени (сжатие файловых данных, распознавание объектов в потоковой аудио- и видеоинформации, шифрация и дешифрация данных и др.) и повышает общую производительность устройства по сравнению с однопроцессорными устройствами.

Применение для обработки данных прикладного программного обеспечения, загружаемого из репрограммируемое ПЗУ 11 типа еММС обеспечивает смену алгоритмов обработки без вмешательства в аппаратную часть, что расширяет область применения заявленного устройства по сравнению с известными устройствами с ускорителями на базе FPGA, где алгоритмы обработки жестко зависят от конфигурации аппаратных средств.

Введение в состав устройства супервизора Салют ЭЛ24ПМ 15 обеспечивает контроль целостности программ (собственного начального загрузчика супервизора 15, образа ОС и прикладного программного обеспечения СнК 1892ВМ248 2), тем самым исключает возможность несанкционированного вмешательства (подмену образа, искажение кода) в работу устройства. Супервизор Салют ЭЛ24ПМ 15 контролирует состояние аппаратных средств устройства (напряжение питания, температура процессоров), при этом снижает вероятность сбоев и отказов в работе устройства, тем самым повышает надежность заявленного устройства. Наличие внешнего канала управления супервизора Салют ЭЛ24ПМ 15 обеспечивает дистанционное управление устройством (включение, выключение питания, перезагрузку, проверку целостности и обновление программного обеспечения, доступ к хранимой информации). Введение в заявленное устройство отдельного блока 22 дежурного питания для питания супервизора Салют ЭЛ24ПМ 15 обеспечивает непрерывность контроля работоспособности и дистанционного управления заявленным устройством.

Заявленное устройство обработки и хранения данных построено на базе микросхемы 1892ВМ248, которая предназначена для применения в оборудовании с поддержкой видеоаналитики. Микросхема может использоваться в когнитивных серверах, в обучаемых нейронных сетях, автономных робототехнических комплексах и мультимедийных приложениях.

Введение в состав заявленного устройства СнК 1892ВМ248, содержащей кластер из восьми процессоров с архитектурой MIPS64, кластер из шестнадцати DSP с архитектурой Elcore-50, аппаратные блоки кодирования и декодирования цифровых видеопотоков позволяет реализовать широкий спектр алгоритмов обработки данных в реальном времени (сжатие файловых данных, распознавание объектов в потоковой аудио- и видеоинформации, шифрация и дешифрация данных и др.) и повысило производительность устройства по сравнению с однопроцессорными устройствами.

Применение для обработки данных прикладного программного обеспечения, загружаемого из репрограммируемой памяти, обеспечивает дистанционную смену алгоритмов обработки без вмешательства в аппаратную часть, что расширяет область применения устройства по сравнению с устройствами, где алгоритмы обработки зависят от конфигурации аппаратных средств.

В состав заявленного устройства входит вспомогательный модуль - супервизор Салют-ЭЛ24ПМ с доверенным контуром загрузки и управления, который обеспечивает мониторинг физического состояния процессоров и ПЗУ СнК 1892ВМ248, удаленное управление (мониторинг питания и температуры, контроль целостности и обновление ПО, перезагрузку, включение и выключение питания, ведение журналов событий).

Введение в состав заявленного устройства супервизора обеспечивает контроль целостности программ (собственного начального загрузчика супервизора, образа ОС и прикладного программного обеспечения СнК 1892ВМ248), тем самым исключает возможность несанкционированного вмешательства (подмену образа, искажение кода) в работу устройства. Супервизор контролирует состояние аппаратных средств (напряжение питания, температура процессоров) устройства, тем самым снижает вероятность сбоев и отказов в работе устройства, повышает надежность устройства.

Канал информационного обмена супервизора обеспечивает дистанционное управление заявленным устройством (включение, выключение питания, перезагрузку и обновление программного обеспечения, доступ к хранимой информации). Для обеспечения непрерывной работы супервизора предусмотрено его питание от дежурного источника питания.

Рассмотренный выше вариант заявленного устройства обработки и хранения данных с расширенной сферой применения, повышенной производительностью, надежностью и безопасностью, за счет использования системы на кристалле на базе микросхемы 1892ВМ248, которая содержит кластер из процессоров общего назначения с архитектурой MIPS64, кластер из процессоров DSP с архитектурой Elcore-50, аппаратные блоки кодирования и декодирования цифровых видеопотоков; а также за счет использования супервизора на базе модуля Салют-ЭЛ24ПМ с доверенным контуром загрузки и управления, обеспечивающего мониторинг физического состояния компонентов СнК 1892ВМ248 (мониторинг напряжений питания, температуры кристалла), удаленное управление устройством (контроль целостности и обновление ПО, перезагрузку, включение и выключение питания, ведение журналов событий).

Хотя описанный выше вариант выполнения заявленного изобретения был изложен с целью иллюстрации заявленного изобретения, специалистам ясно, что возможны различные модификации, добавления и замены, не выходящие из объема и смысла заявленного изобретения, раскрытого в прилагаемой формуле изобретения.

Устройство обработки и хранения данных, содержащее систему на кристалле (2), которая соединена с группой накопителей (1) HDD, с блоком питания (21), с ОЗУ (13) типа DDR, с репрограммируемым ПЗУ (12) типа еММС, с репрограммируемым ПЗУ (11) типа FLASH SPI, с монитором (14) рабочих температур и напряжений, который соединен с супервизором (15), который соединен с блоком (22) дежурного питания, а также с репрограммируемым ПЗУ (11) типа FLASH SPI и с системой на кристалле (2), которая содержит блок (4) Ethernet-контроллеров, который соединен с кластером (5) из процессоров общего назначения, который соединен с ОЗУ (13) типа DDR, с репрограммируемым ПЗУ (12) типа еММС, с репрограммируемым ПЗУ (11) типа FLASH SPI, с контроллером (3) SATA, с кластером (6) из процессоров DSP, с кодеком (7) видеоданных, с первым контроллером (8) интерфейса SPI и с первым контроллером (9) интерфейса UART, а супервизор (15) содержит контроллер (20) Ethernet, который соединен с центральным процессором (16) CPU, который соединен со вторым контроллером (17) интерфейса UART, со вторым контроллером (18) интерфейса SPI и с контроллером (19) ввода-вывода IO, который соединен с блоком сброса (10) RESET и с монитором (14) рабочих температур и напряжений, который соединен с первым контроллером (9) интерфейса UART, который соединен со вторым контроллером (17) интерфейса UART, а второй контроллер (18) интерфейса SPI соединен с первым контроллером (8) интерфейса SPI и с репрограммируемым ПЗУ (11) типа FLASH SPI, причем

- система на кристалле (2) выполнена с возможностью приема, обработки информации и записи обработанной информации в группу накопителей (1) HDD;

- кластер (5) из процессоров общего назначения выполнен с возможностью реализации алгоритмов обработки потоков данных, формирования информации для записи в группу накопителей (1) HDD, а также формирования информации для внешних потребителей в требуемом им виде;

- кластер (6) из процессоров DSP выполнен с возможностью реализации алгоритмов обработки потоков данных;

- кодек (7) видеоданных выполнен с возможностью реализации алгоритмов обработки видео- и аудиоданных;

- первый контроллер (8) интерфейса SPI выполнен с возможностью загрузки программы начального загрузчика операционной системы устройства из внешнего ПЗУ;

- первый контроллер (9) интерфейса UART выполнен с возможностью дистанционного управления системой на кристалле (2);

- блок сброса (10) RESET выполнен с возможностью аппаратного сброса системы на кристалле (2);

- репрограммируемое ПЗУ (11) типа FLASH SPI выполнено с возможностью хранения программы начальной загрузки операционной системы устройства;

- репрограммируемое ПЗУ (12) типа еММС выполнено с возможностью хранения программ операционной системы устройства и программ, реализующих алгоритмы обработки входных потоков данных;

- монитор (14) рабочих температур и напряжений выполнен с возможностью сбора информации о состоянии и режиме работы блоков, входящих в состав системы на кристалле (2);

- супервизор (15) выполнен с возможностью контроля целостности программного обеспечения устройства и дистанционного управления устройством;

- процессор (16) CPU выполнен с возможностью реализации алгоритмов контроля целостности программного обеспечения устройства, контроля технического состояния системы на кристалле (2) и дистанционного управления устройством;

- контроллер (18) интерфейса SPI выполнен с возможностью контроля программы начального загрузчика операционной системы устройства;

- контроллер (19) ввода-вывода IO выполнен с возможностью приема информации о состоянии и режиме работы блоков, входящих в состав системы на кристалле (2) и управления сбросом системы на кристалле (2);

- блок питания (21) подключен к цепям основного питания устройства и выполнен с возможностью обеспечения питающими напряжениями систему на кристалле (2), группу накопителей (1) HDD, ОЗУ (12) типа DDR, репрограммируемого ПЗУ (11) типа еММС;

- блок (22) дежурного питания подключен к цепям дежурного питания устройства и выполнен с возможностью обеспечения питающими напряжениями супервизора (15), репрограммируемого ПЗУ (11) типа FLASH SPI, монитора (14) рабочих температур и напряжений.