Двухканальное устройство обнаружения

Изобретение относится к технике радиолокации, радиосвязи, радионавигации и радиоуправления и может быть использовано в радиоэлектронных системах для решения задачи обнаружения сигналов. Техническим результатом изобретения является повышение достоверности принятого решения путем учета зависимости частных решений обнаружителей. Двухканальное устройство обнаружения дополнительно содержит в каждом канале устройства блок задания исходных данных, а в общей части устройства два функциональных преобразователя, два блока контроля, шесть вычитателей (блоков вычитания), шесть делителей, четыре умножителя, четыре ключа и дешифратор, а также связи введенных элементов между собой и с другими элементами устройства. 3 ил., 3 табл.

 

Предлагаемое изобретение относится к технике радиолокации, радиосвязи, радионавигации и радиоуправления и может быть использовано в радиоэлектронных системах для решения задачи обнаружения сигналов.

Известна оптимальная комплексная система обнаружителей (КСО), реализуемая на этапе первичной обработки сигналов [Сосулин Ю.Г. Теоретические основы радиолокации и радионавигации. - М.: Радио и связь, 1992, С. 299, рис. 8.4]. Система содержит набор согласованных фильтров и умножителей (по числу Т объединяемых обнаружителей), сумматор и пороговое устройство. Аналоговые сигналы, поступающие на входы согласованных фильтров, после их прохождения и умножения на весовые коэффициенты преобразуются в корреляционные интегралы значения которых поступают на входы сумматора. На выходе сумматора формируется решающая статистика поступающая на вход порогового устройства, которое после ее сравнения с заданным порогом вырабатывает решение о наличии или отсутствии сигнала.

Аналогичная КСО имеет место в многопозиционных радиолокационных станциях (МПРЛС) при централизованном обнаружении [Черняк B.C. Многопозиционная радиолокация. - М.: Радио и связь, 1993, С. 155], когда по линиям передачи данных (ЛПД) в центр обработки информации (ЦОИ) передаются корреляционные интегралы, сформированные всеми позициями МПРЛС, а решение о наличии или отсутствии сигнала принимается только в ЦОИ после суммирования этих корреляционных интегралов и сравнения полученной суммы с порогом.

В случае превышения порога принимается решение о наличии сигнала, в противном случае - об отсутствии сигнала. К недостаткам системы можно отнести ее громоздкость и сложность в реализации, особенно в многопозиционной радиолокационной станции, где требуется передавать в ЦОИ аналоговые реализации сигналов, что предъявляет высокие требования к пропускной способности ЛПД.

Значительно проще реализуется оптимизация КСО на этапе вторичной обработки сигналов [Сосулин Ю.Г. Теоретические основы радиолокации и радионавигации. - М.: Радио и связь, 1992, С. 298, рис. 8.3]. Система содержит Т объединяемых обнаружителей и умножителей, сумматор и пороговое устройство. Каждый обнаружитель представляет собой согласованный фильтр и пороговое устройство и формирует предварительное (частное) решение наличии или отсутствии сигналов путем сравнения с порогом корреляционного интеграла q_t, поступающего с выхода согласованного фильтра на пороговое устройство. Частные решения поступают на входы умножителей и после умножения на соответствующие весовые коэффициенты Q_t поступают на входы сумматора. На выходе сумматора формируется решающая статистика поступающая на вход порогового устройства, которое после ее сравнения с заданным порогом вырабатывает общее решение о наличии или отсутствии сигнала. К недостатку системы можно отнести отсутствие учета возможной зависимости частных решений обнаружителей, что снижает достоверность принятого общего решения.

Известна комплексная система обнаружения в многопозиционной радиолокационной станции [Патент РФ RU 2608556]. Система является T-канальной, причем каждый канал содержит согласованный фильтр, два различных пороговых устройства (одно двухпороговое, а другое однопороговое) и линию передачи данных, а общая часть устройства (центр обработки информации - ЦОИ) содержит два сумматора на Т входов каждый, дешифратор, схему ИЛИ, инвертор, два ключа и общее пороговое устройство. Каждый обнаружитель в составе согласованного фильтра и двух пороговых устройств формирует частное решение ( - сигнал есть; - неопределенность; - сигнала нет) путем сравнения с порогами корреляционного интеграла q_t, поступающего с выхода согласованного фильтра на пороговые устройства. Эти решения передаются в ЦОИ, где на выходе сумматора формируется решающая статистика , поступающая на вход порогового устройства, которое после ее сравнения с заданным порогом вырабатывает общее решение о наличии или отсутствии сигнала. В рассматриваемой системе из каждой позиции МПРЛС достаточно передавать в ЦОИ только частные решения . Значения вероятностей правильного обнаружения D_t и ложной тревоги F_t учитываются при расчете соответствующих порогов и не требуют передачи в ЦОИ. В результате сокращается объем передаваемой по ЛПД информации, существенно упрощается решающая статистика. Недостатком системы, как и рассмотренной ранее, является отсутствие учета возможной зависимости частных решений обнаружителей, что снижает достоверность принятого общего решения.

Известно также комплексное устройство обнаружения в многопозиционной радиолокационной станции [Патент РФ RU 2556710]. Устройство является Т - канальным (по числу позиций МПРЛС), причем каждый канал содержит согласованный фильтр, два функциональных преобразователя и линию передачи данных, а общая часть устройства содержит сумматор на Т входов и общее пороговое устройство. Устройство работает аналогично рассмотренному выше, но за счет использования в решающей статистике апостериорных вероятностей правильного обнаружения и ложной тревоги являющихся показателями текущего качества объединяемых обнаружителей ( - наблюдаемый процесс на входе t-го обнаружителя), позволяет повысить соотношение сигнал/шум на выходе устройства. Однако оно также не учитывает возможную зависимость частных решений обнаружителей, что снижает достоверность принятого общего решения и является недостатком устройства.

Попытки учета зависимости частных решений обнаружителей были предприняты в интегрированном устройстве опознавания [Патент РФ RU 2561914] и комплексном устройстве обнаружения [Патент РФ RU 2587161] путем формирования сигналов с применением математического аппарата байесовских сетей доверия. Это позволило расширить функциональные возможности устройств в условиях неопределенной помеховой обстановки, задаваемой вероятностью действия помех. Однако рассмотренный подход может применяться только в том случае, когда зависимость частных решений обнаружителей обусловлена известной причиной - действием помех. Если же причина зависимости неизвестна, то данный подход применять нельзя, что является недостатком рассмотренных устройств.

По техническому решению наиболее близкой к предлагаемому изобретению является комплексная система обнаружения, реализованная в МПРЛС при децентрализованной (распределенной) обработке информации [Черняк B.C. Многопозиционная радиолокация - М.: Радио и связь, 1993, С. 155, 156, рис. 6.1], когда в каждой позиции принимаются предварительные (частные) решения об обнаружении сигналов путем сравнения корреляционного интеграла с порогом. Эти частные решения передаются по ЛПД в ЦОИ, поступают на входы умножителей и после умножения на соответствующие весовые коэффициенты Qξ поступают на входы сумматора. На выходе сумматора формируется решающая статистика поступающая на вход общего порогового устройства, которое после ее сравнения с заданным порогом вырабатывает общее решение о наличии или отсутствии сигнала. Соответствующая двухканальная система и выбрана в качестве прототипа.

Блок-схема двухканальной системы (устройства) - прототипа представлена на фиг. 1.

Каждый канал содержит:

1 - согласованный фильтр, вход которого является входом канала устройства, а выход подключен ко входу порогового устройства 2;

2 - пороговое устройство, вход которого подключен к выходу согласованного фильтра 1, а второй вход является внешним входом сигнала порогового уровня. Выход порогового устройства 2 подключен к первому входу линии передачи данных (ЛПД) 3;

3 - линию передачи данных, первый вход которой подключен к выходу порогового устройства 2, второй и третий входы являются внешними входами сигналов вероятности ложной тревоги и правильного обнаружения соответственно. Первый выход ЛПД 3 подключен к первому входу умножителя 5;

4 - блок расчета весового коэффициента (функциональный преобразователь), первый и второй входы которого подключены соответственно ко второму и третьему выходам ЛПД 3. Выход блока 4 подключен ко второму входу умножителя 5;

5 - умножитель, первый вход которого подключен к первому выходу ЛПД 3, а второй вход - к выходу блока расчета весового коэффициента 4. Выход умножителя 5 каждого из каналов системы подключен к соответствующему входу сумматора 6.

Сигналы с выходов умножителей 5 поступают в общую часть системы, которая содержит:

6 - сумматор на 2 входа, каждый из которых подключен к выходу соответствующего умножителя 5. Выход сумматора 6 подключен ко входу общего порогового устройства 7;

7 - общее пороговое устройство, вход которого подключен к выходу сумматора 6, пороговый вход является другим внешним входом сигнала порогового уровня, а выход является выходом системы.

Система реализует алгоритм оптимального по критерию Неймана -- Пирсона комплексирования обнаружителей на этапе вторичной обработки, который заключается в сравнении с порогом следующей решающей статистики [Сосулин Ю.Г. Теоретические основы радиолокации и радионавигации. - М.: Радио и связь, 1992, С. 298]

где t - номер обнаружителя (или позиции МПРЛС);

Т - количество объединяемых обнаружителей (в нашем случае Т=2);

- частные решения объединяемых обнаружителей о наличии сигнала или его отсутствии;

D_t, F_t - вероятности правильного обнаружения и ложной тревоги соответственно;

Система работает следующим образом (рассмотрим работу одного t-го канала системы, поскольку каналы идентичны). Аналоговый входной сигнал ξ_t поступает на вход согласованного фильтра 1, с выхода которого аналоговый сигнал в виде корреляционного интеграла q_t поступает на вход порогового устройства 2, где его значение сравнивается с величиной порога h_t, поступающей на второй вход порогового устройства 2 в качестве внешнего сигнала. В зависимости от результата сравнения пороговое устройство 2 формирует частное решение в виде 1 (если порог превышен - сигнал есть) или 0 (порог не превышен - сигнала нет), которое поступает на первый вход ЛПД 3. На второй и третий входы ЛПД 3 подаются внешние сигналы, соответствующие значениям вероятностей ложной тревоги F_t и правильного обнаружения D_t, которые после передачи их по ЛПД 3 с ее второго и третьего выходов поступают соответственно на первый и второй входы блока расчета весового коэффициента 4 (функционального преобразователя), с выхода которого значение коэффициента поступает на второй вход умножителя 5, на первый вход которого поступает частное решение с первого выхода ЛПД 3. Результат перемножения с выхода умножителя 5 поступает на соответствующий вход сумматора 6. Сформированная в сумматоре 6 решающая статистика с его выхода подается на вход общего порогового устройства 7, где ее значение сравнивается с величиной порога h, поступающей на второй вход общего порогового устройства 7 в качестве внешнего сигнала. В зависимости от результата сравнения общее пороговое устройство 7 формирует общее решение θ* в виде 1 (если порог превышен - сигнал есть) или 0 (порог не превышен - сигнала нет).

Недостатком прототипа является то, что частные решения обнаружителей считаются независимыми, что, как отмечено выше, не всегда соответствует действительности. Отсутствие учета зависимости может привести к снижению достоверности принятого общего решения.

Покажем это на простом примере объединения двух обнаружителей, рассмотрев сначала случай независимых, а затем зависимых частных решений этих обнаружителей.

Функции правдоподобия гипотез о наличии сигнала (θ=1) и его отсутствии (θ=0) при частных решениях первого и второго обнаружителей можно записать в виде и соответственно. Тогда отношение правдоподобия принимает вид

При оптимизации объединения обнаружителей по критерию Неймана-Пирсона отношение правдоподобия сравнивается с заданным порогом h

В случае выполнения условия (3) принимается общее решение о наличии сигнала (θ*=1), а в противном случае - об его отсутствии (θ*=0).

Если частные решения обнаружителей независимы, то

где

Показано [Кузьмин С.З. Цифровая обработка радиолокационной информации. М.: Сов. радио, 1967. С. 155-156], что после логарифмирования обеих частей неравенства (3)

с учетом (4), (5) после несложных преобразований получаем

Введем обозначение

с учетом которого неравенство (7) принимает вид

В [Черняк B.C. Многопозиционная радиолокация. М.: Радио и связь, 1993. С. 156-158,163.] проведен анализ подобного неравенства при объединении трех обнаружителей и показано, что в зависимости от значения порога Z₀ существуют различные правила формирования общего решения (решающие правила). Получим эти правила применительно к рассматриваемому случаю объединения двух обнаружителей на конкретном примере.

Пример. Пусть D₁=0,8; D₂=0,9; F₁=10^-3; F₂=10^-2.

После подстановки приведенных значений в (1) получим

При разных значениях порога Z₀ получаем три различных решающих правила, для которых находим пары значений вероятностей правильного обнаружения и ложной тревоги. Результаты расчетов сведены в таблицу 1.

Приведенные в таблице 1 значения вероятностей правильного обнаружения и ложной тревоги рассчитываются по формулам:

1) для решающего правила «Хотя бы один из двух»

Р_по=D_x(1-D₂)+D₂(1-D_x)+D_tD₂=1-(1-DO(1-D₂)=1-(1-0,8)(1-0,9)=0,98;

Р_лт=1-(1-F₂)=l-(1-10^-3)(1-10^-2)=1,1-10-²;

2) для решающего правила «Первый» Р_по=D₁(1-D₂)+D₁D₂=D₁=0,80;

F_m=F₁(1-F₂)+F₁F₂=F₁=10^-3;

3) для решающего правила «Два из двух»

Р_по=D₁D₂=0,8⋅0,9=0,72;

Рлт=D₁D₂=10^-3⋅10^-2=10^-5.

Перейдем от порога Z₀ к порогу h, с которым сравнивается отношение правдоподобия (см. (3)).

Из (8) получим или с учетом данных рассматриваемого примера

откуда следует

Рассчитаем значения порога h в граничных точках порога Z₀:

h (Z₀=0)=exp (- 3,901)=0,0202;

h (Z₀=Q₂=6,792)=exp (6,792 - 3,901)=18,018;

h (Z₀=Q₁=8,293)=exp (8,293 - 3,901)=80,808;

h (Z₀=Q₁+Q₂=15,085)=exp (15,085 - 3,901)=72000.

Тогда при переходе от сравнения (9) решающей статистики Z с порогом Z₀ к эквивалентному сравнению (3) отношения правдоподобия с порогом h таблица 1 трансформируется в таблицу 2

Результаты таблицы 2 позволяют, задавшись величиной порога h, принимать общее решение путем проверки выполнения неравенства (3). При этом возможны следующие четыре комбинации частных решений обнаружителей и, соответственно, отношений правдоподобия

Если частные решения обнаружителей зависимы, то

В этом случае с учетом зависимости решения второго обнаружителя от принятого первым обнаружителем решения можно записать

откуда видно, что кроме значений D₁, D₂ для дальнейшего анализа необходимо задать одно из значений или

Например, если задать получим из (12)

При задании величины необходимо учитывать, что все вероятности имеют диапазон значений [0,1], то есть в (13) должны выполняться условия

Из неравенства (14)следует, что

а из (15) то есть приходим к следующей системе ограничений

По аналогии с (12), (13) выражения для вероятностей ложной тревоги имеют вид

а при задании величины необходимо учитывать ограничения

Пусть в рамках рассматриваемого выше примера при зависимых решениях обнаружителей дополнительно заданы

Эти величины удовлетворяют системам ограничений (16), (17) и (20), (21) соответственно и после подстановки их в (13) и (19) получим

При зависимых решениях обнаружителей получить правило принятия решения аналогичное (9) не удается и придется воспользоваться неравенством (3), где в зависимости от комбинации частных решений обнаружителей отношения правдоподобия принимают вид:

Сведем полученные результаты в таблицу 3

Приведенные в таблице 3 значения вероятностей правильного обнаружения и ложной тревоги при зависимых частных решениях обнаружителей рассчитываются по формулам:

1) для решающего правила «Хотя бы один из двух»

2) для решающего правила «Первый»

3) для решающего правила «Два из двух»

Сравнение полученных значений отношений правдоподобия (табл. 3) с аналогичными для независимых решений (табл. 2) показывает, что границы действия решающих правил при зависимых и независимых частных решениях обнаружителей не совпадают. Так, например, при значении порога h=16 и независимых решениях действует правило «Хотя бы один из двух», при котором а при зависимых решениях действует правило «Первый», при котором Следовательно, отсутствие учета реально существующей зависимости частных решений обнаружителей приводит к изменению решающего правила и ошибкам в оценке вероятностей правильного обнаружения и ложной тревоги. В рассмотренном примере эти относительные ошибки составляют:

что намного превышает допустимые пределы (3-5) % и свидетельствует о низкой достоверности принятого прототипом решения.

Целью изобретения является повышение достоверности принятого общего решения за счет учета зависимости частных решений обнаружителей.

Цель изобретения достигается тем, что из известного двухканального устройства, содержащего в каждом канале согласованный фильтр, пороговое устройство, линию передачи данных, блок расчета весового коэффициента и умножитель, а в общей части устройства сумматор и общее пороговое устройство, пороговый вход которого является внешним входом сигнала порогового уровня, а выход является выходом устройства, из каждого канала исключены блок расчета весового коэффициента и умножитель, вместо которых в каждый канал введен блок задания исходных данных, а в общую часть устройства вместо сумматора введены два функциональных преобразователя, два блока контроля, шесть вычитателей, шесть делителей, четыре умножителя, четыре ключа и дешифратор, причем первый и второй выходы первого (второго) блока задания исходных данных подключены соответственно ко второму и третьему входам первой (второй) ЛПД, первый выход которой соединен с первым (вторым) входом дешифратора; второй выход первой ЛПД подключен ко вторым входам второго вычитателя и второго делителя, а также к третьему входу первого ФП, второй вход которого соединен с третьим выходом второй ЛПД, а первый вход -со вторым выходом второй ЛПД и вторыми входами четвертого вычитателя и четвертого делителя; третий выход первой ЛПД подключен ко второму входу первого вычитателя и первому входу второго делителя, а также к третьему входу второго ФП, второй вход которого соединен с пятым выходом второй ЛПД, а первый вход - с четвертым выходом второй ЛПД, вторым входом третьего вычитателя и первым входом четвертого делителя; третий и четвертый выходы второго БЗИД подключены соответственно к четвертому и пятому входам второй ЛПД, шестой и седьмой входы которой соединены с корректирующими выходами соответственно первого и второго блоков контроля, а шестой и седьмой выходы второй ЛПД подключены соответственно к первому и второму входам второго БЗИД; выходы первого и второго ФП подключены ко входам соответственно первого и второго блоков контроля, первые и вторые входы которых являются соответственно третьим и четвертым внешними входами сигналов нулевого и единичного порогового уровня, при этом выход первого блока контроля подключен ко вторым входам пятого вычитателя и пятого делителя, а выход второго блока контроля соединен с первым входом пятого делителя и вторым входом шестого вычитателя, первый вход которого объединен с первыми входами всех остальных вычитателей и подключен к четвертому внешнему входу сигнала единичного порогового уровня, причем выходы первого и второго вычитателей подключены соответственно к первому и второму входу первого делителя, выходы третьего и четвертого вычитателей подключены соответственно к первому и второму входу третьего делителя, а выходы шестого и пятого вычитателей подключены соответственно к первому и второму входу шестого делителя, при этом выход первого делителя соединен с первыми входами первого и второго умножителей, выход второго делителя соединен с первыми входами третьего и четвертого умножителей, а выходы третьего, четвертого, пятого и шестого делителей соединены со вторыми входами соответственно третьего, четвертого, второго и первого умножителей, выход каждого из которых подключен ко входу соответствующего ключа, управляющий вход каждого из которых подключен к соответствующему выходу дешифратора, а выход каждого из ключей соединен со входом общего порогового устройства.

Сопоставительный анализ с прототипом показывает, что заявляемое двухканальное устройство отличается тем, что из каждого канала исключены блок расчета весового коэффициента и умножитель, вместо которых в каждый канал введен блок задания исходных данных, а в общую часть устройства вместо сумматора введены два функциональных преобразователя, два блока контроля, шесть вычитателей, шесть делителей, четыре умножителя, четыре ключа и дешифратор, а также связи введенных элементов между собой и с другими элементами устройства.

Таким образом, заявляемое устройство соответствует критерию изобретения «новизна».

Сравнение заявляемого решения с другими техническими решениями показывает, что вновь введенные элементы известны.

Однако при их введении в указанной связи с остальными элементами в заявляемое устройство оно проявляет новые свойства, что повышает достоверность принятого общего решения. Это позволяет сделать вывод о соответствии технического решения критерию «существенные отличия».

Блок - схема устройства представлена на фиг. 2. Однотипные с прототипом блоки имеют одинаковую нумерацию.

Устройство является двухканальным, причем каждый канал содержит:

1 - согласованный фильтр (СФ). Вход первого (второго) СФ 1 является входом первого (второго) канала устройства. Выход первого (второго) СФ 1 подключен ко входу первого (второго) порогового устройства 2;

2 - пороговое устройство (ПУ). Вход первого (второго) ПУ 2 подключен к выходу первого (второго) СФ 1, пороговый вход является первым (вторым) внешним входом сигнала порогового уровня, а выход подключен к первому входу первой (второй) линии передачи данных 3.

3 - линию передачи данных (ЛПД). Первый вход первой ЛПД 3 подключен к выходу первого ПУ 2, а ее второй и третий входы - к первому и второму выходам первого блока задания исходных данных (БЗИД) 8 соответственно. Первый выход первой ЛПД 3 подключен к первому входу дешифратора 14, второй выход - к третьему входу первого функционального преобразователя (ФП) 9 и ко вторым входам второго вычитателя 11 и второго делителя 12.Третий выход первой ЛПД 3 подключен к третьему входу второго ФП 9, второму входу первого вычитателя 11 и первому входу второго делителя 12. Первый вход второй ЛПД 3 подключен к выходу второго ПУ 2, а ее второй, третий, четвертый и пятый входы - к первому, второму, третьему и четвертому выходам второго блока задания исходных данных 8 соответственно. Шестой и седьмой входы второй ЛПД 3 соединены с корректирующими выходами первого и второго блоков контроля 10 соответственно. Первый выход второй ЛПД 3 подключен ко второму входу дешифратора 14, второй выход - к первому входу первого ФП 9 и ко вторым входам четвертого вычитателя 11 и четвертого делителя 12. Третий выход второй ЛПД 3 подключен ко второму входу первого ФП 9. Четвертый выход второй ЛПД 3 подключен к первому входу второго ФП 9, второму входу третьего вычитателя 11 и первому входу четвертого делителя 12, пятый выход второй ЛПД 3 подключен ко второму входу второго ФП 9, а ее шестой и седьмой выходы - соответственно к первому и второму входам второго БЗИД 8;

8 - блок задания исходных данных (БЗИД). Первый и второй выходы первого БЗИД 8 подключены соответственно ко второму и третьему входам первой ЛПД 3. Первый и второй входы второго БЗИД 8 соединены соответственно с шестым и седьмым выходами второй ЛПД 3, а его первый, второй, третий и четвертый выходы подключены соответственно ко второму, третьему, четвертому и пятому входам второй ЛПД 3.

Общая часть устройства содержит:

9 - функциональные преобразователи (ФП). Первый ФП 9 формирует выходной сигнал а второй ФП 9 - выходной сигнал в соответствии с выражениями (19) и (13). Первый вход первого ФП 9 соединен со вторым выходом второй ЛПД 3 и вторыми входами четвертого вычитателя 11 и четвертого делителя 12, второй вход - с третьим выходом второй ЛПД 3, а третий вход подключен ко второму выходу первой ЛПД 3 и вторым входам второго вычитателя 11 и второго делителя 12. Выход первого ФП 9 подключен ко входу первого блока контроля 10. Первый вход второго ФП 9 соединен с четвертым выходом второй ЛПД 3, вторым входом третьего вычитателя 11 и первым входом четвертого делителя 12, второй вход - с пятым выходом второй ЛПД 3, а третий вход подключен к третьему выходу первой ЛПД 3, второму входу первого вычитателя 11 и первому входу второго делителя 12. Выход второго ФП 9 подключен ко входу второго блока контроля 10;

10 - блоки контроля (БК). Первый БК 10 проверяет корректность сформированного первым ФП 9 сигнала а второй БК 10 - корректность сформированного вторым ФП 9 сигнала путем проверки выполнения соответствующих ограничений и В случае выполнения указанных ограничений соответствующий сигнал проходит на выход БК 10. В противном случае БК 10 формирует сигнал «1», указывающий на необходимость корректировки значения (первый БК 10) или (второй БК 10), который через вторую ЛПД 3 передается во второй БЗИД 8. Вход первого БК 10 соединен с выходом первого ФП 9, корректирующий выход подключен к шестому входу второй ЛПД 3, а выход - ко вторым входам пятого вычитателя 11 и пятого делителя 12. Вход второго БК 10 соединен с выходом второго ФП 9, корректирующий выход подключен к седьмому входу второй ЛПД 3, а выход - ко второму входу шестого вычитателя 11 и первому входу пятого делителя 12. Первые (вторые) пороговые входы блоков контроля 10 объединены и являются третьим (четвертым) внешним входом устройства;

11 - вычитатели (блоки вычитания), первые входы которых (входы уменьшаемого) объединены и подключены к четвертому внешнему входу устройства (вход сигнала единичного уровня). Вторые входы вычитателей (входы вычитаемого) подключены:

первый вычитатель 11 - к третьему выходу первой ЛПД 3, третьему входу второго ФП 9 и первому входу второго делителя 12;

второй вычитатель 11 - ко второму выходу первой ЛПД 3, третьему входу первого ФП 9 и второму входу второго делителя 12;

третий вычитатель 11 - к четвертому выходу второй ЛПД 3 и первым входам второго ФП 9 и четвертого делителя 12;

четвертый вычитатель 11 - ко второму выходу второй ЛПД 3, первому входу первого ФП 9 и второму входу четвертого делителя 12;

пятый вычитатель 11 - к выходу первого блока контроля 10 и второму входу пятого делителя 12;

шестой вычитатель 11 - к выходу второго блока контроля 10 и первому входу пятого делителя 12.

Выходы вычитателей 11 подключены:

первый и второй вычитатели 11 - соответственно к первому и второму входам первого делителя 12;

третий и четвертый вычитатели 11 - соответственно к первому и второму входам третьего делителя 12;

пятый и шестой вычитатели 11 - соответственно ко второму и первому входам шестого делителя 12;

12 - делители, входы и выходы которых подключены:

первый делитель 12 - первый и второй входы - к выходам первого и второго вычитателей 11 соответственно, а выход - к первым входам первого и второго умножителей 5;

второй делитель 12 - первый вход - к третьему выходу первой ЛПД 3, третьему входу второго ФП 9 и второму входу первого вычитателя 11; второй вход - ко второму выходу первой ЛПД 3, третьему входу первого ФП 9 и второму входу второго вычитателя 11, а выход - к первым входам третьего и четвертого умножителей 5;

третий делитель 12 - первый и второй входы - к выходам третьего и четвертого вычитателей 11 соответственно, а выход - ко второму входу третьего умножителя 5;

четвертый делитель 12 - первый вход - к четвертому выходу второй ЛПД 3, первому входу второго ФП 9 и второму входу третьего вычитателя 11; второй вход - ко второму выходу второй ЛПД 3, первому входу первого ФП 9 и второму входу четвертого вычитателя 11, а выход - ко второму входу четвертого умножителя 5;

пятый делитель 12 - первый вход - к выходу второго блока контроля 10 и второму входу шестого вычитателя 11; второй вход - к выходу первого блока контроля 10 и второму входу пятого вычитателя 11, а выход -ко второму входу второго умножителя 5;

шестой делитель 12 - первый и второй входы - к выходам шестого и пятого вычитателей 11 соответственно, а выход - ко второму входу первого умножителя 5;

5 - умножители, входы и выходы которых подключены:

первые входы первого и второго умножителей 5 объединены и соединены с выходом первого делителя 12; вторые входы первого и второго умножителей 5 соединены с выходами шестого и пятого делителей 12 соответственно; первые входы третьего и четвертого умножителей 5 объединены и соединены с выходом второго делителя 12; вторые входы третьего и четвертого умножителей 5 соединены с выходами третьего и четвертого делителей 12 соответственно, а выход каждого из умножителей подключен ко входу соответствующего ключа;

13 - ключи, вход каждого из которых соединен с выходом соответствующего умножителя, управляющий вход подключен к соответствующему выходу дешифратора 14, а выход каждого ключа соединен со входом общего порогового устройства 7;

14 - дешифратор, первый и второй входы которого соединены с первыми выходами первой и второй ЛПД 3 соответственно, а каждый из четырех выходов подключен к управляющему входу соответствующего ключа 13;

7 - общее пороговое устройство, вход которого подключен к выходам ключей 13, пороговый вход является пятым внешним входом устройства, а выход является выходом устройства.

Структурная схема одного из двух одинаковых блоков контроля 10 представлена на фиг. 3.

Блок содержит:

2 - пороговые устройства, входы которых объединены со входом пятого ключа 13, образуют вход блока контроля 10 и подключены к выходу ФП 9. Пороговые входы третьего и четвертого ПУ 2 являются соответственно третьим и четвертым внешними входами устройства, а выходы этих ПУ 2 соединены со входом первого инвертора 15 и первым входом схемы ИЛИ 16 соответственно;

15 - инверторы. Входы первого и второго инверторов 15 подключены соответственно к выходам третьего ПУ 2 и схемы ИЛИ 16, а их выходы -ко второму входу схемы ИЛИ 16 и управляющему входу пятого ключа 13 соответственно;

16 - схему ИЛИ, первый и второй входы которой соединены с выходами четвертого ПУ 2 и первого инвертора 15 соответственно, а выход -со входом второго инвертора 15 и шестым (первый БК 10) или седьмым (второй БК 10) входом второй ЛПД 3;

13 - пятый ключ, вход которого подключен к выходу ФП 9 и объединен со входами третьего и четвертого ПУ 2, управляющий вход подключен к выходу второго инвертора 15, а выход является выходом блока контроля 10.

Рассмотрим работу, например, второго блока контроля (фиг. 3). Сигнал с выхода второго ФП 9 поступает на объединенные входы пятого ключа 13, третьего и четвертого ПУ 2. На пороговые входы третьего и четвертого ПУ 2 с третьего и четвертого внешних входов устройства поступают сигналы порогового уровня h₃=0 и h₄=1 соответственно. Если значение контролируемого сигнала находится в допустимых пределах то с выхода третьего ПУ 2 на вход первого инвертора 15 выдается сигнал «1», который инвертором преобразуется в «0» и выдается на второй вход схемы ИЛИ 16, на первый вход которой поступает сигнал «0» с выхода четвертого ПУ. Результирующий сигнал «0» с выхода схемы ИЛИ 16 поступает на вход второго инвертора 15 и после преобразования в «1» с его выхода подается на управляющий вход пятого ключа 13, открывая его и пропуская сигнал на выход второго БК 10. Если же значение сигнала на входе второго БК 10 окажется меньше нуля (больше единицы), то на выходах третьего и четвертого ПУ 2 будут сформированы сигналы «0» и «0» («1» и «1») соответственно, что приведет к формированию сигнала «1» на выходе схемы ИЛИ 16. Этот сигнал выдается с корректирующего выхода второго БК 10 на седьмой вход второй ЛПД 3 (фиг. 2), с седьмого выхода которой поступает на второй вход второго БЗИД 8, требуя изменить значение сигнала в составе исходных данных согласно (16), (17). Кроме того, сигнал «1» с выхода схемы ИЛИ 16 поступает на вход второго инвертора, с выхода которого сигнал «0» подается на управляющий вход пятого ключа 13, запирая его и не давая сигналу пройти на выход БК 2 для дальнейшей обработки. Устройство работает следующим образом (фиг. 2). Аналоговые входные сигналы ξ₁,ξ₂ поступают на входы первого (ξ₁) и второго (ξ₂) согласованных фильтров 1, с выходов которых сигналы в виде корреляционных интегралов q₁,q₂ поступают на входы первого (q₁) и второго (q₂) пороговых устройств 2, на пороговые входы которых с первого и второго внешних входов устройства поступают сигналы порогового уровня h₁ и h₂ соответственно. В зависимости от результатов сравнения с порогами первое и второе ПУ формируют соответствующие частные решения Частное решение с выхода первого (второго) ПУ 2 поступает на первый вход первой (второй) ЛПД 3, с первого выхода которой поступает на первый (второй) вход дешифратора 14. С первого и второго выходов первого блока задания исходных данных 8 на второй и третий входы первой ЛПД 3 подаются сигналы, соответствующие значениям вероятностей ложной тревоги F₁ и правильного обнаружения D₁. Со второго выхода первой ЛПД 3 сигнал поступает на третий вход первого ФП 9 и вторые входы второго вычитателя 11 (вход вычитаемого) и второго делителя 12 (вход делителя). С третьего выхода первой ЛПД 3 сигнал D₁ поступает на третий вход второго ФП 9, второй вход первого вычитателя 11 (вход вычитаемого) и первый вход второго делителя 12 (вход делимого). Первые входы всех вычитателей 11 (входы уменьшаемого) объединены и подключены к четвертому внешнему входу устройства, на который подается аналоговый сигнал единичного уровня. С выходов первого и второго вычитателей 11 сигналы (1 - D₁) и (1 - F₁) поступают соответственно на первый (вход делимого) и второй (вход делителя) входы первого делителя. Таким образом, на выходе первого делителя 12 формируется сигнал , а на выходе второго делителя сигнал С первого, второго, третьего и четвертого выходов второго блока задания исходных данных 8 на второй, третий, четвертый и пятый входы второй ЛПД 3 подаются сигналы D₂ соответственно.

Со второго выхода второй ЛПД 3 сигнал поступает на первый вход первого ФП 9 и вторые входы четвертого вычитателя 11 (вход вычитаемого) и четвертого делителя 12 (вход делителя). С четвертого выхода второй ЛПД 3 сигнал поступает на первый вход второго ФП 9, второй вход третьего вычитателя 11 (вход вычитаемого) и первый вход четвертого делителя 12 (вход делимого). С выходов третьего и четвертого вычитателей 11 сигналы и поступают соответственно на первый (вход делимого) и второй (вход делителя) входы третьего делителя 12. Таким образом, на выходе третьего делителя 12 формируется сигнал , а на выходе четвертого делителя 12 сигнал . Если какое - либо из ограничений и проверяемых соответственно в первом и втором блоках контроля 10, не выполняется, то с выходов второго и первого блоков контроля 10 сигналы и дальше не поступают, а с корректирующего выхода соответствующего БК 10 на шестой (седьмой) вход второй ЛПД 3 выдается сигнал «1», который с шестого (седьмого) выхода второй ЛПД 3 поступает на первый (второй) вход второго БЗИД 8, требуя коррекции величины Если же указанные ограничения выполняются, то с выходов второго и первого БК 10 сигналы и поступают на вторые входы шестого и пятого вычитателей 11 соответственно, а также на первый (вход делимого) и второй (вход делителя) входы пятого делителя 12 соответственно. С выходов шестого и пятого вычитателей 11 сигналы и поступают соответственно на первый (вход делимого) и второй (вход делителя) входы шестого делителя 12. Таким образом, на выходе пятого делителя 12 формируется сигнал а на выходе шестого делителя сигнал . Сигнал с выхода первого делителя 12 подается на первые входы (входы множимого) первого и второго умножителей 5. Сигнал с выхода второго делителя 12 подается на первые входы (входы множимого) третьего и четвертого умножителей 5. Сигналы и с выходов третьего и четвертого делителей подаются на вторые входы (входы множителя) третьего и четвертого умножителей 5 соответственно. Сигналы с выходов шестого и пятого делителей подаются на вторые входы (входы множителя) первого и второго умножителей 5 соответственно. В результате в умножителях формируются сигналы эквивалентные отношениям правдоподобия (22), при соответствующих комбинациях частных решений

- в первом умножителе

- во втором умножителе

- в третьем умножителе

- в четвертом умножителе

Сигналы L₀₀, L₀₁, L₁₀, L₁₁ с выходов соответственно первого, второго, третьего и четвертого умножителей 5 подаются на входы соответствующих ключей 13. В зависимости от поступившей на входы дешифратора 14 комбинации частных решений обнаружителей на соответствующем его выходе формируется управляющий сигнал, открывающий соответствующий ключ 13, с выхода которого сигнал поступает на вход общего порогового устройства 7. Этот сигнал сравнивается с величиной порога h, поступающей на второй вход общего порогового устройства 7 с пятого внешнего входа устройства в качестве внешнего сигнала. В зависимости от результата сравнения общее пороговое устройство 7 формирует общее решение θ* в виде 1 (если порог превышен - сигнал есть) или 0 (порог не превышен - сигнала нет).

Двухканальное устройство обнаружения, содержащее в каждом канале последовательно соединенные согласованный фильтр, вход которого является входом канала устройства, пороговое устройство, второй вход которого является внешним входом сигнала порогового уровня, и линию передачи данных (ЛПД), а в общей части общее пороговое устройство, пороговый вход которого является другим внешним входом сигнала порогового уровня, а выход является выходом устройства, отличающееся тем, что в каждый канал устройства введен блок задания исходных данных (БЗИД), а в общую часть введены два функциональных преобразователя (ФП), два блока контроля, шесть вычитателей, шесть делителей, четыре умножителя, четыре ключа и дешифратор, причем первый и второй выходы первого (второго) блока задания исходных данных подключены соответственно ко второму и третьему входам первой (второй) ЛПД, первый выход которой соединен с первым (вторым) входом дешифратора; второй выход первой ЛПД подключен ко вторым входам второго вычитателя и второго делителя, а также к третьему входу первого ФП, второй вход которого соединен с третьим выходом второй ЛПД, а первый вход - со вторым выходом второй ЛПД и вторыми входами четвертого вычитателя и четвертого делителя; третий выход первой ЛПД подключен ко второму входу первого вычитателя и первому входу второго делителя, а также к третьему входу второго ФП, второй вход которого соединен с пятым выходом второй ЛПД, а первый вход - с четвертым выходом второй ЛПД, вторым входом третьего вычитателя и первым входом четвертого делителя; третий и четвертый выходы второго БЗИД подключены соответственно к четвертому и пятому входам второй ЛПД, шестой и седьмой входы которой соединены с корректирующими выходами соответственно первого и второго блоков контроля, а шестой и седьмой выходы второй ЛПД подключены соответственно к первому и второму входам второго БЗИД; выходы первого и второго ФП подключены ко входам соответственно первого и второго блоков контроля, первые и вторые входы которых являются соответственно третьим и четвертым внешними входами сигналов нулевого и единичного порогового уровня, при этом выход первого блока контроля подключен ко вторым входам пятого вычитателя и пятого делителя, а выход второго блока контроля соединен с первым входом пятого делителя и вторым входом шестого вычитателя, первый вход которого объединен с первыми входами всех остальных вычитателей и подключен к четвертому внешнему входу сигнала единичного порогового уровня, причем выходы первого и второго вычитателей подключены соответственно к первому и второму входу первого делителя, выходы третьего и четвертого вычитателей подключены соответственно к первому и второму входу третьего делителя, а выходы шестого и пятого вычитателей подключены соответственно к первому и второму входу шестого делителя, при этом выход первого делителя соединен с первыми входами первого и второго умножителей, выход второго делителя соединен с первыми входами третьего и четвертого умножителей, а выходы третьего, четвертого, пятого и шестого делителей соединены со вторыми входами соответственно третьего, четвертого, второго и первого умножителей, выход каждого из которых подключен ко входу соответствующего ключа, управляющий вход каждого из которых подключен к соответствующему выходу дешифратора, а выход каждого из ключей соединен со входом общего порогового устройства.