Цифровой синтезатор изменяющейся частоты
Изобретение относится к радиотехнике. Технический результат - автоматическая установка диапазона частоты в зависимости от установленного значения начальной частоты выходного сигнала. Для этого предложен цифровой синтезатор изменяющейся частоты, который содержит последовательно соединенные датчик адреса периодической функции 2, блок вычисления периодической функции 9, коммутатор 10, перемножитель 11, сумматор 12, блок вычисления фазы 13, блок вычисления амплитуды 14, цифро-аналоговый преобразователь 15 и фильтр нижних частот 16, а также последовательно соединенные датчик длины псевдослучайной последовательности 3 и блок формирования псевдослучайной последовательности 6, выход которого соединен со вторым входом коммутатора 10, последовательно соединенные датчик кода длительности сигнала 1 и делитель с переменным коэффициентом деления 8, выход которого соединен с тактовыми входами блока вычисления периодической функции 9 и блока формирования случайной последовательности 6, последовательно соединенные датчик кода диапазона частот 4, блок вычисления диапазона частот 7, выход которого соединен со вторым входом перемножителя 11, датчик кода начальной частоты 5, выход которого соединен со вторым входом сумматора 12. 2 ил.
Изобретение относится к радиотехнике и может использоваться для получения изменяющейся по произвольному закону частоты выходного сигнала, в том числе и по псевдослучайному, для измерения частоты Доплера в радиолокации и гидролокации, адаптивных широкополосных системах связи, для формирования тестовых и маскирующих сигналов в аудиометрах.
Известен цифровой синтезатор изменяющейся частоты (Авторское свидетельство СССР №1578800, кл. Н03В 23/00, 1990. Цифровой синтезатор изменяющейся частоты. В.Ю. Капустин, В.С. Григорьев и О.Л. Лапаухова), содержащий датчик кода длительности сигнала, датчик адреса функции, датчик кода диапазона частот, датчик кода начальной частоты, блок памяти, перемножитель, делитель частоты с переменным коэффициентом деления, накапливающий сумматор, сумматор, генератор тактовых импульсов, блок вычисления фазы, вычислитель амплитуды и цифроаналоговый преобразователь.
Известен цифровой синтезатор изменяющейся частоты (Авторское свидетельство СССР №1298836, кл. Н03В 29/00, 1987. Цифровой синтезатор изменяющейся частоты. В.Ю. Капустин, В.С. Григорьев, С.В. Попов и Л.В. Иволга), содержащий датчик кода длительности сигнала, первый делитель частоты с переменным коэффициентом деления, датчик кода диапазона частот, первый делитель частоты с дробно-переменным коэффициентом деления, датчик кода начальной частоты, реверсивный счетчик, второй делитель частоты с дробно-переменным коэффициентом деления, счетчик приращения фазы, вычислитель амплитуд, цифроаналоговый преобразователь, задающий генератор, второй делитель частоты с переменным коэффициентом деления, счетчик, блок памяти и датчик адреса функции.
Наиболее близким техническим решением (прототипом) к предлагаемому является цифровой синтезатор изменяющейся частоты (Патент на изобретение №2597670, кл. Н03В 23/00, 2016. Цифровой синтезатор изменяющейся частоты. В.Ю. Капустин), содержащий датчик кода длительности сигнала, датчик адреса периодической функции, датчик длины псевдослучайной последовательности, датчик кода диапазона частот, датчик кода начальной частоты, блока формирования случайной последовательности, перемножитель, сумматор, делитель частоты с переменным коэффициентом деления, блок вычисления периодической функции, коммутатор, генератор тактовых импульсов, блок вычисления фазы, блок вычисления амплитуды, цифро-аналоговый преобразователь и фильтр нижних частот.
Однако недостатком таких синтезаторов является невозможность автоматического изменения значения диапазона частот в зависимости от текущего значения частоты выходного сигнала, что ограничивает их применение, например, в аудиометрах, у которых диапазон частот частотно-модулированного сигнала и узкополосного шума привязана к значению частоты выходного сигнала.
Цель изобретения - автоматическая установка диапазона частот выходного сигнала, в зависимости от установленного значения начальной (центральной) частоты выходного сигнала.
Поставленная цель достигается тем, что в цифровой синтезатор изменяющейся частоты, содержащий последовательно соединенные датчик адреса периодической функции, блок вычисления периодической функции, коммутатор, перемножитель, сумматор, блок вычисления фазы, блок вычисления амплитуды, цифро-аналоговый преобразователь и фильтр нижних частот, последовательно соединенные датчик длины псевдослучайной последовательности и блок формирования псевдослучайной последовательности, выход которого соединен с вторым входом коммутатора, последовательно соединенные датчик кода длительности сигнала и делитель с переменным коэффициентом деления, выход которого соединен с тактовыми входами блока вычисления периодической функции и блока формирования случайной последовательности, датчик кода начальной частоты, выход которого соединен с вторым входом сумматора, датчик кода диапазона частот и генератор тактовых импульсов, выход которого соединен с тактовыми входами делителя с переменным коэффициентом деления и блока вычисления фазы, дополнительно введен блок вычисления диапазона частоты, первый вход соединен с выходом датчика кода диапазона частоты, второй вход соединен с выходом датчика кода начальной частоты, а выход которого соединен со вторым входом перемножителя.
На Фиг. 1 приведена структурная схема цифрового синтезатора частот изменяющейся частоты. На Фиг. 2 приведена структурная схема блока формирования псевдослучайной последовательности.
Цифровой синтезатор изменяющейся частоты содержит последовательно соединенные датчик адреса периодической функции 2, блок вычисления периодической функции 9, коммутатор 10, перемножитель 11, сумматор 12, блок вычисления фазы 13, блок вычисления амплитуды 14, цифро-аналоговый преобразователь 15 и фильтр нижних частот 16, а также последовательно соединенные датчик длины псевдослучайной последовательности 3 и блок формирования псевдослучайной последовательности 6, выход которого соединен с вторым входом коммутатора 10, последовательно соединенные датчик кода длительности сигнала 1 и делитель с переменным коэффициентом деления 8, выход которого соединен с тактовыми входами блока вычисления периодической функции 9 и блока формирования случайной последовательности 6, последовательно соединенные датчик кода диапазона частот 4 и блок вычисления диапазона частоты 7, выход которого соединен с вторым входом перемножителя 11, датчик кода начальной частоты 5, выход которого соединен с вторым входом сумматора 8 и вторым входом блока вычисления диапазона частоты 7, и генератор тактовых импульсов 17, выход которого соединен с тактовыми входами делителя с переменным коэффициентом деления 8 и блока вычисления фазы 13.
Цифровой синтезатор изменяющейся частоты работает следующим образом.
С помощью датчиков 1 - 5 устанавливают необходимые значения длительности сигнала Тс, адреса требуемой функции изменения частоты или длины формируемой М-последовательности, диапазона D изменения частоты и начальной частоты F0. В зависимости от того, какой выбран закон изменения частоты, регулярный или псевдослучайный, на выход коммутатора 10 будет поступать код qi закона изменения частоты либо с выхода блока вычисления периодической функции 9, либо с выхода блока формирования псевдослучайной последовательности 6. По каждому импульсу с выхода делителя с переменным коэффициентом деления 8 на вход перемножителя 11 будет поступать новое значение кода qj изменения частоты. Делитель с переменным коэффициентом деления 8 обеспечивает отработку необходимой длительности закона изменения частоты Тч=K*Тмин.
С помощью датчика кода диапазона частот 4 устанавливается код, который определяет степень зависимости величины диапазона частоты от установленного значения начальной частоты, например, 10% от значения начальной частоты. Установленные значения кодов диапазона частоты и начальной частоты поступают на входы блока вычисления диапазона частоты 7, который на основе поступающих данных формирует код диапазона частоты D.
Отработка диапазона D изменения частоты обеспечивается перемножителем 11, в котором код qi умножается на величину D и далее полученный код суммируется сумматором 12 с кодом начальной частоты F0. Полученный код Q поступает на вход блока вычисления фазы 13, т.е.
Q=F0+D*qj.
Где, диапазон частоты D, например, может являться линейной функцией начальной частоты:
Q=F0+k*F0*qj.
Или в общем случае:
Q=F0+f(F0)*qj.
Блок вычисления фазы 13 и блок вычисления амплитуды 14 обеспечивают формирование выходной синусоидальной функции с частотой, определяемой выражением:
Fвых=Fс*Q/2m=(F0+f(F0)*qj)*Fc/2m,
где, m - разрядность блока вычисления фазы 13.
При условии, что Fc численно равна 2m, имеем Fвых, численно равную Q. Таким образом величина Q полностью определяет значение выходной частоты. При установленном диапазоне изменения частот, равным нулю, частота выходного сигнала будет фиксированной и равной значению кода F0, т.е. на выходе мы получим тональный сигнал. Если в качестве периодической функции изменения частоты будет использована какая-либо монотонная возрастающая функция, например, линейная, то частоты выходного сигнала будет меняться от значения F0 до F0+D и, наоборот, если будет использована монотонная ниспадающая функция, то частота выходного сигнала будет изменяться от величины F0 - D до F0. При использовании в качестве периодической функции изменения частоты знакопеременной функции, например, синусоидальной, то частота выходного сигнала будет колебаться от значения F0 - D до значения F0+D. Таким образом видно, что величина F0, в зависимости от используемой функции изменения частоты может быть значением начальной частоты, конечной частоты и средней частоты. Точно также, при использовании в качестве функции изменения выходной частоты псевдослучайной М-последовательности, можно получить в качестве выходного сигнала узкополосный шум с центральной частотой F0 полосой от F0 - D до F0+D и при фиксированном знаковом разряде, плюсовом или минусовом, получим соответственно полосовой шум в диапазоне от F0 до F0+D или от F0 - D до F0.
В качестве блока вычисления периодической функции 9 может быть использовано постоянное запоминающее устройства, в которые заранее прошиты значения используемой функции изменения частоты, или любое другое вычислительное устройство, например, микропроцессор, который обеспечивает вычисления функции изменения частоты по заранее определенному алгоритму. Блок формирования псевдослучайной последовательности 6 может представлять собой обычный генератор М-последовательности, один из вариантов реализации, которого представлен на фиг. 2.
Такой генератор состоит из сдвигающего регистра 20 с блоком сумматоров 18 по модулю два и коммутатором 19 в цепи обратной связи. Длина М-последовательности и соответственно разрядность сдвигающего регистра 20 определяется выходным кодом датчика длины псевдослучайной последовательности. Этот код обеспечивает подключение необходимых выходов блока сумматоров 18 по модулю два с помощью коммутатора 19 к последовательному входу регистра сдвига 20. Этот же код одновременно поступает на вход преобразователя кодов 21, который преобразует входной двоичный код в выходной позиционный, в результате на его младших разрядах появятся разрешающие сигналы. Количество разрядов разрешающих сигналов соответствует разрядности регистра сдвига 20. Эти сигналы пропускают через второй коммутатор 22 на выход блока формирования псевдослучайной последовательности только те разряды регистра сдвига 20, которые участвуют в формировании псевдослучайной последовательности.
Реализован блок формирования псевдослучайной последовательности 6 может быть также с использованием микропроцессора.
Блок вычисления диапазона частоты 7 в простейшем варианте может представлять собой постоянное запоминающее устройство, на адресные входы которого подаются коды с выходов датчика кода диапазона частот и датчика кода начальной частоты, и в которое заранее занесены необходимые значения кодов диапазона частот. В случае, когда диапазон изменения частоты определяется процентным отношением к начальной частоте, то в качестве блока вычисления диапазона частот может использоваться перемножитель кодов, на один из входов которого подается код с выхода датчика кода начальной частоты, а на второй - величина процента. Для реализации более сложных зависимостей диапазона частоты D от начальной частоты F0, может быть использовано любое вычислительное устройство, например, микропроцессор.
Перемножитель 11 представляет собой устройство умножения кода без знака, поступающего с датчика кода диапазона частот 4, на код со знаком, поступающего с выхода коммутатора 10. В качестве сумматора 12 используется обычный двоичный сумматор кодов со знаками. Блок вычисления фазы 13 представляет собой накопительный сумматор. В качестве блока вычисления амплитуды 14 может быть использовано постоянное запоминающее устройство, в которое заранее занесены значения выходного сигнала, например, синусоидального сигнала, либо любое вычислительное устройство, например, на основе микропроцессора. При выборе достаточно мощного и быстродействующего микропроцессора, цифровой синтезатор изменяющейся частоты может быть весь реализован на его основе.
Таким образом, предлагаемый цифровой синтезатор изменяющейся частоты обеспечивает автоматическую установку диапазона частоты выходного сигнала, в зависимости от установленного значения начальной (центральной) частоты выходного сигнала.
Цифровой синтезатор изменяющейся частоты, содержащий последовательно соединенные датчик адреса периодической функции, блок вычисления периодической функции, коммутатор, первый перемножитель, сумматор, блок вычисления фазы, блок вычисления амплитуды, цифро-аналоговый преобразователь и фильтр нижних частот, а также последовательно соединенные датчик длины псевдослучайной последовательности и блок формирования псевдослучайной последовательности, выход которого соединен со вторым входом коммутатора, последовательно соединенные датчик кода длительности сигнала и делитель с переменным коэффициентом деления, выход которого соединен с тактовыми входами блока вычисления периодической функции и блока формирования псевдослучайной последовательности, датчик кода начальной частоты, выход которого соединен со вторым входом сумматора, генератор тактовых импульсов, выход которого соединен с тактовыми входами делителя с переменным коэффициентом деления и блока вычисления фазы и датчик кода диапазона частот, отличающийся тем, что с целью автоматической установки диапазона частоты выходного сигнала, в зависимости от установленного значения начальной частоты выходного сигнала, введен блок вычисления диапазона частот, выход которого соединен со вторым входом перемножителя, первый вход соединен с выходом датчика кода диапазона частот, второй вход соединен с выходом датчика кода начальной частоты.
