Устройство для сложения и вычитания

 

О П И С А Н И Е 306462

И ЗО БР ЕТЕ Н ИЯ

Са1са Саеатск1>ст

Сацкалкстнческна

ГссяуГч;кк

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ !

3 а в Ic:1м Ое От 11Г>т. сз11детельства .>>с

Заязлено 18.1Х.1969 (№ 1365285/18-24) МПК C!, ::,. ;7 50 с присос.—,11не1: ем заявки М йамитет аа делам изобретений и аткрытий ари Савете Миккстрае

СССР

Приорптст—

Опубл:1ковано 11.YI.1971. Бюллетень № 19

Да-., оп убл икэ:. а: ..1я оп11с а н11я 18.Х.1971

» ДК 681.325.5 (088.8) AI>TOPI>I изобретения

Б. М..Чансуров, В. И. Горячев и Ю. Ф, Алексеев

Заявитель

;,Л» 1 с

УСТРОЙСТВО ДЛЯ СЛОЖЕНИЯ И ВЫЧИТАНИЯ

Таблица

О

О

О 0

О 1

О

О 3

О Заа: «1ценное е тетоянне

О

О

О

1

1 !

1 9

1 Зннр«1ценное состояние

11зобретенне отпосптся к области вычислительной техники.

Известно устройство для сложения и выичлтанпя, работающее в десятичном коде с за!оминаписм цифры «пять», в котором дccIITII!- 5 пый разряд выполнен на 5 триггерах.

В предлагаемом вычислительном устропстве десятичный разряд выполнен на 4 триггерах, à схема управления младшими разрядами содержит схему коррекции запрещенных 10 кодовых состояний, один выход которой: осдиен со входом (п — 1)-го разряда регистра

СУМ»1Ы, ДРУГОЙ ВЫХОД вЂ” CO ВХОДОМ МЛаДШЕГО разряда регистра суммы и со входом схем,1 слохкения цифры «пять», выход которой со- 15 единен со в.;.одом (и — 1)-го разряда регистра суммы, выход схемы младшего разряда ре..1стра суммы соединен со входом схемы «оррекции.

Зто позволяет сократить оборудование и 20 повысить быстродействие устройства,,цля кодирования чисел от 0 до 9 исползуется схема на 6 состояний, выполненная на

3 триггерах. Как видно из таолицы, такая 25 схема десятичного разряда имеет 12 сост )иний, 10 из которых используются для код Iрования чисел от 0 до 9, а состояния 0010:I

0011 используются для запоминания пере:10са (заема) при сложении (вычитании): 30 дс Т1-ТЗ вЂ” со;тоян: я триггеров 1, и ТЗ-5— состояние триггеров 2 на фпг. 1.

1-1а фпг. 1 приведена схема регистра, входящего в состав блока регистров. Каждый десятичный разряд регистра суммы и клазиатуры выполнен на трех основных триггерах

1 и триггере 2 запоминания цифры «пять»; !Ia

;:: г. 2 !Ip:1всдсн11 блок-схема устройства

306462 упраьлсппя младшим!1 разрядами pcl nc !ра су»)iii и регистра клавиатуры, где:

3 — чладшнй разряд регистра клавиатуры;

"1 — — LxcicI3 сложения цифрь1 «n51Tb»;

5 — схсча формирования сигналов сдь.i:.: 5

6 — — 1!рсдГ!Ослсдни5! разряд регисгра суммы;

7 — предпоследний разряд pci ècòðà кл !вч—

ытуры;

8 — cxc)I;I коррекции запрещенных сосгояI!HI!; 10

9 -- младший разряд регистра суммы.

Вых<)д схемы 8 соединен со входоч in — 1)-го разряда регистра суммы, другой выход — со сдв 1говым Bxодом разряда и со входом схемы 5, выход которой соединен со сдвигоз:>I)! 1> входом (n-1)-го разряда регистра суммы..:ыхо;I, разряда 9 сосдинен со входом схемы ) .

Сложен 1е (вычитание) осуществляется в данном устройстве Ж последовательnblмн ц Iклами, (где V — разрядность числа) по 5 син- 20 хроимпу IbcoB, СИ1 — СИ5) в каждом цикле.

Цикл сложения (вычитания) начпнастся с опроса схемы 8 импульса С111. !.С.1)1 в прсдь1дущем цикле пз (и-1) -го разряда pernc Tp.l суммы в разряд 9 переписывается загрсщ.,i- >5 пый код, то *схема 8 обсспечнваст oppcxг;1розку кода разряда 9.

1!ри этом по такту СИ1 на сдвпговый вх.)д разряда 9 поступает сигнал сдвига, а в триггере 2 разряда 9 записывается состояние 30

«1», если он 11аходится в состоянии «О», и состояние «О» с выдачей сигнала, переноса в (и-1)-й разряд регистра суммы, если триггер

2 находилс5! В состоя)!Ии «1>>.

Во время действия серии (СИ2 — СИ5) 1!р 1- . 3,> ис. одит цикл сложения содержимог0. записанного в трех григгерах 1 разряда 3 с содержимым трех триггеров 1 разряда 9. При эточ схема 5 во время действия импульсов СИ2-СИ5 вырабатывает серию импульсов в соот- 10 ветствии с числом, записанным в основных триггерах 1 разряда 3, поступающих на вход разряда 9.

Импульс СИ2 из серии СИ2 — СИ5 одновосменно используется для сложения цифр 45

«пять».

При этом, если в разрядах 9 и 8 записаг!и числа 31, 5 и в! --", триггер хранения цифры

«пять>> на ход итс5(в состоянии << 1 >>, то HMilvëüсом СИ2 триггер хранения цифры «пя!ь» ;,)33ряда 9 будет fiocTBB;IcH в состоян:-!с «0> и на сдвнговый вход (и-1) -го разряда рсг„" Гра суммы поступит сигнал сдвига, который сдвинет паходягцук)ся в нем «нформациго 113 од:.1:i разряд вправо. T. с. к содержимому (и-1) -i о десятичного разряда регистра суммы буд т прибавлена единица, что соо Гветствует увс,7IioeHHIo содержимого регистра суммы ii3,0.

Есл;1 в разряды 9 и ) записаны !гц 13

11; О, с! 1) 1,.), то н ми j)lbco)cl С1 12 зле и.. . i 1 хранения цифры пять разряд 9 будет посг-113лен B состояние «1», т. с, к содсрж:!чому, )ЫЗРЯД;! HPHOBI)JiCHcl ЦнфР3 <<17HTb>>.

После операции сложения (вы !1!7)!н;!Я) )суЩССтВЛЯЕтСЯ СДВИГ РСГIICTPOB СлаГаСМЫХ ilcl один десятичный разряд вправо, т. е. в разряд

9 будет записано содер)кимое (n-1)-го panp;iIcl, и НаЧниаЕтСЯ 1ЮВЫй ЦИКЛ СЛОЖЕНИЯ, а РЕзультат сложения будет переписан 13 первый старший разряд регистра суммы. Выч:!тынис

1ИССЛ OCI Щс 11375! СТ Я аil3,101"И clНЫ 1111 1. I К 1 ci )1!! с той лишь рывин гсй, что сдвиг рыз.)5l.ьа 9, и-1)-!о разряда р:, Гистра суммы c !грнХОДО ll 11 cl5!3 ЛЬC3 Заc 13) 111)ОИСХОДИ 13.7C 30, 3

cHI H3n за I)la фор)!Ярустся lip« iicpcxOnc T.)li!i cр3 2 разряды 9 и:3 1! лcnoi.о coci i))!!inÿ в,остояп ис <<1».

Пре 1)icò нзобрс! c«;iя

СТРО 3!СТВО ДЛЯ С.!ОЖСНИ51 ll Bbl HH ГЫ Н и С представлен;!ем чисел в десятичном ходе с 13поминанием цифры «пять», содержащее )лок регистров и схему управления IJ13JIIIH HI )31рядами регистров, отгичаюгггеес)г Гем, что, с целью сокращения оборудования и новы.пения быстродействия устройства, схемы упр;1:ления младшими разрядами содержит с:ему коррекции запрещенных кодовых состоян 1 к один выход которой соединен со ьхочом (и-1)-го разряда регистра суммы, другой выход — со входом младшего разряда регистры суммы и со входом схемы сложения цифры

«пять», выход которой соединен со вхо io:.1 (и-1)-го разряда регистра суммы, выход .XC)1bl чладшего разряда регистра суммы со Г:1iIcH со входом схемы коррекции.

306462

\ !,,7ш !и-! !

I gm(n-7)

1! и — ран! я

1 2-и разряд

Рг.

gmfn

КИ2-СК5

4Раг.2

11. В. До .гтшеаа

Г.. ". -i Т. П. Ь;!ри.!:êî

1!.. т:о", Л. А. Утехина

1,о гог!т "аз С! С Зайиеэа i! 3 4оо1

H! \О о)(!

Г!оции:но

Ц:1г!1111111 Ко!4итета iî л,,:. т! !!аойрегени,"! .i от!; !!г;! !iр i Соа те Миниег!оз CCCP

Моеиаа. Ж.-35, 1ааугисиг!и наб., ц 4/5

00таетиая т!!г!ог,.афин 1 о гроие!!. о ир а.".енин по "!.!ëòi!

1 ! ! !

1. jр ?З!аяд !! ! !

Устройство для сложения и вычитания Устройство для сложения и вычитания Устройство для сложения и вычитания 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда
Наверх