Всесоюзная ,[ядш1т1/о.га1;-т н^.^^ i-. j^у^ -" « * -• • j >&•__^ьлиотека

 

315283

ОПИСАНИЕ

ИЗОЫ Ет ЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 30.111.1970 (№ 1420351/26-9) МПК Н 03k 3, 78 с присоединением заявки ¹

Приоритет

Комитет по делам изобретеиий и открмтий при Совете Мииистров

СССР

УДК 621.394.662.2(088.8) Опубликовано 21.IX.1971. Бюллетень ¹ 28

Дата опубликования описания 01.XI.1971

Автор изобретения

Л, Д. Кислюк

BC ЕСО;;ур1

Щ 1 Р ц 1 1 g

Заявитель

УСТРОЙСТВО ДЛЯ ПРИЕМА ШУМОПОДОБНЫХ

СИ НХРОСИГНАЛОВ

Изобретение относится к области импульсной техники, а именно к устройствам для приема шумоподобных синхросигналов и может быть использовано в системах передачи данных.

Известны устройства для приема шумоподобных синхросигналов значности N с длительностью элементарной посылки т при шаге квантования по времени —, состоящие из

К коррелятора и определителя момента появления импульса на выходе коррелятора. Такой коррелятор включает в себя генератор временных меток, перемножители и интеграторы с ключами, Недостатком этих устройств является наличие большого числа перемножителей и интегр а то р ов.

Целью изобретения является упрощение устройства при увеличении числа правильно принятых синхросигналов.

Достигается это тем, что блок памяти знака и блок памяти достоверности для осуществления последовательного корреляционного приема синхросигналов с двунулевой зоной выполнены в виде KN-разрядного регистра, выход KN — 1-го разряда которого подключен к его входу через ячейку перезаписи, и вход продвижения подсоединен к выходу импульсов генератОра временных меток с периодом повторения, а выход блока памягп досто1(гЛ верности и выход перемножптеля, связанного

5 своим входом с выходом блока памяти знаков, подключены через формирователь весовых коэффициентов ко входу счетчика интегратора, соединенного своими параллельными выходами со входом узла анализа через ячейки

10 блокировки, входы управления которых подключены к дешифратору порогового состояния счетчика интегратора через триггер памяти. Вход установки триггера памяти, вход установки счетчика интегратора, вход опроса

15 ячеек блокировки, вход разрешения ячеек записи и вход запрета ячеек перезаписи блоков памяти подключены к выходу импульсов генератора временных меток с периодом следования—

20 К

На чертеже приведена функциональная схе-. ма предлагаемого устройства, где 1 — пороговый каскад без нулевой зоны; 2 — пороговый каскад с нулевой зоно"; 8 — блок памяти зна25 ка; 4 — блок памяти достоверности; 5 — регистр; 6 — ячейка записи; 7 — ячейка перезаписи; 8 — перемножитель; 9 — формирователь весовых коэффициентов; 10 — интегратор; 11 — дешифратор порогового состояния;

30 12 — триггер памяти; 18 — ячейки блокиров315283 ки; 14 — узел анализа; 15 — генератор временных меток.

Сигнал с выхода радиоприемника поступает в каскад 1 без нулевой зоны и каскад 2 с нулевой зоной. Сигнал а выходе каскада 1 без нулевой зоны характеризует знак принимаемой посылки («единица» или «пуль»), а па выходе каскада 2 с нулевой зоной — достоверность принимаемой посылки (напряжение принимаемого сигнала находится внутри нулевой зоны или вне нулевой зоны). К раз за время одной посылки сигнал с выхода каскада 1 без улевой зоны переписывается в блок 8 памяти знака. В блоке памяти знака хранится результат опроса входного сигнала за предшествующий отрезок времени длиною

Лт, для чего объем памяти должен быть равен

Л К двоичных единиц. 3а время — — между

К двумя соседними опросами производится считывание всей информации, хранящейся B блоке памяти знака. Сигнал с выхода блока 3 памяти знака поступает на перемножитель 8, на другой вход которого проходит опорный спнхросигнал (в обратном коде), формируемый генератором временных меток 15 со скоростью в iVK раз большей, чем в радиоканале.

Одновременно происходит считывание сигналов достоверности с блока 4 памяти достоверности. В зависимости от значения выходных сигналов блоков 8 и 4 возможны четыре варианта решений, выносимых в формирователе весовых коэффициентов 9, связанном с выходами перемножителя 8 и блока 4 памяти достоверности, Если знак посылки правилен, и принимаемый сигнал находится вне нулевой зоны, то во время элементарного интерваt ла сравнения, равного —, на выходе форК Ч мирователя весовых коэффициентов 9 формируется число Wо. Если знак посылки rtpad7fлен, а принимaåìûé сигнал находится в нулевой зоне, то формируется число W>(Wo.

В случае когда знак посылки неправилен, а принимаемый сигнал находится в нулевой зоне, на выходе формирователя весовых коэффициентов 9 формируется число Wq — — Wp — и" и

Если же знак посылки неправилен, а принимаемый сигнал находится вне нулевой зоны, то выдается нулевое число.

Числа с выхода формирователя весовых коэффициентов 9 проходят на интегратор 10, счетчик 16 которого имеет емкость iVKWp.

Счетчик подсчитывает суммарное число, полученное в результате перемножения опорного синхросигнала с сигналом, находящимся в блоках 8 и 4 памяти. Перед началом каждого цикла перемножения счетчик устанавливается в нулевое состояние стробирующими импульсами с генератора временных меток 15, поступающими по цепи 17 с периодом — . При

К наличии в счетчике 16 состояния, соответствующего некоторой пороговой величине М, на выходе дешифратора порогового состояния 11, 5

65 подсоединенного к разрядам счетчика, вырабатывас;ся импульс, устанавливающий триггер памяти 12 в состояние а1». В результате этого на ячейки блокировки 18 с выхода триггера памяти 12 поступает разрешающий сигнал. Число ячеек олокировки 18 равно числу разрядов счетчика 16. Параллельные выходы счетчика 16 подсоединены через ячейки блокировки 18 к узлу анализа 14, Если к концу цикла перемножения в счетчике окажется состояние, соответствующее числу 5)М, то в момент окончания цикла на ячейки блокировки 18 будет поступать с триггера 12 разрешающий сигнал. Тогда стробирующий импульс, поступающий на вход опроса ячеек блокировки 18, перепишет состояние разрядов счетчика 16 в приемный регистр сдвига 18 узла анализа 14. Таким образом, если в результате цикла иеремц будет получено число S, большее некоторой пороговой величины М, то это число S проходит в узел анализа, в противном случае — не проходит.

Всякий раз, когда число 5ь поступившее в приемный регистр 18, превышает число S», находящееся в его регистре памяти 19, на выход устройства выдается синхроимпульс, а в регистр памяти 19 записывается число $ь

Если же S<(S, то синхроимпульс не вырабатывается, и в регистре памяти !9 остается число S„.

Ни1ке подробно рассматривается работа основных блоков устройства.

Блок 8 памяти знака состоит из ячеек записи б и перезаписи 7 (схем «И»), ячеек объединения 20 (схема «ИЛИ») и регистра 5.

Ко входу разрешения ячейки записи б подсоединен выход 21 генератора временных мет ток 15, по которому в течение времени

К2 Ч поступает сигнал уровня «1», после чего в те/ 1 чение времени — 1 — — ) — сигнал уровня «0». На потенциальный вход ячейки перезаписи 7 подается по цепи 22 сигнал, обратный сигналу на выходе 21.

Регистр 5 имеет KN разрядов. Выход

KN — 1-ro разряда подсоединен к ячейке перезаписи 7. Продвигающие импульсы на регистр поступают с генератора временных меток 15 по цепи 23 с периодом повторения

К М

Перемножнтель 8 выполнен в виде сумматора по модулю «два».

Формирователь весовых коэффициентов 9 состоит из ячеек 24 — 26 (схем «И») и ячейки

27 (схемы «ИЛИ»). К ячейке 24 подсоединен выход «единиц» регистра блока 4 памяти достоверности и выход «единиц» перемножителя 8.

Если принимаемый сигнал находится вне нулевой зоны, и его знак совпадает со знаком сипхроспгнала, то на оба входа ячейки 24 поступают уровни «1». Тогда на выходе формирователя весовых коэффициентов 9 выдал БАЙ ется уровень «1» в течение всего элементарного интервала сравнения—

К И

Если принимаемый сигнал имеет верный знак и находится внутри нулевой зоны, то на выходе ячейки 24 оказывается уровень «0».

При этом с выхода «нулей» блока 4 памяти достоверности и выхода «единиц» перемножителя 8 на ячейку 25 поступают сигналы уровня «1». Кроме того, на ячейку 25 подаются с генератора временных меток 15 по цепи 28 !

V импульсы длительностью б — — — — с

K=+ о периодом повторения . Тогда на выходе

К Ж ячейки 25, а значит, и формирователя весовых коэффициентов 9 формируется уровень «1» в течение времени бь

Если принимаемый сигнал имеет неверный знак и находится внутри нулевой зоны, то на выходах ячеек 24 и 25 в течение всего элементарного интервала сравнения присутствует уровень «0». При этом на ячейку 26 с выходов «нулей» блока 4 памяти достоверности и перемиожителя 8 проходят сигналы уровня

«1». Кроме того, по цепи 29 с генератора временных меток 15 на ячейку 26 подается сигнал, обратный сигналу, поступающему по цепи 28. Поэтому на выходе формирователя весовых коэффициеи гов 9 появляется уровень

«1» в течение времени (1 — — — ) . Если же

К - N Т принимаемый сигнал имеет неверный знак и находится вне нулевой зоны, то в течение всего элементарного интервала сравнения на выходе формирователя весовых коэффициентов

9 присутствует уровень «0».

Интегратор 10 состоит из ячеек 30 — 82 (схем «И») и счетчика 16 с емкостью KN>W<.

С генератора временных меток 15 иа вход ячейки 80 подаются короткие импульсы с периодом повторения . В момент начала

К Я W(, син;росигиала, поступающего с генератора временных меток 15 на перемножитель 8, импульс на входе ячейки 80 отсутствует и в это время на интегратор 10 подается по цепи 17 стробирующий импульс (с периодом — ) .

К

С формирователя весовых коэффициентов 9 на ячейку 30 поступают числа в виде сигнала определенной длительности, а на ее выходе этот сигнал преобразуется в число импульсов.

К моменту прихода стробирующего импульса в счетчике 16 образуется число, соответствующее результату перемножения принимаемого и опорного сигналов. Стробирующий импульс устанавливает па «нуль» все разряды счетчика за исключением первого, в который по цепям установки через ячейки 81 и 82 осуществляется запись входного сигнала, соответствующего началу следующего диска перемножителя. К выходам счетчика интегратора 10 подсоединен дешифратор порогового состояния 11, выполненный на ячейке совпадения.

b

Для устранения влияния триггера памяти 12 во время установки этого триггера в нулевое состояние стробирующим импульсом на опрос ячейки 18 служит узел задержки 88.

Узел анализа 14 состоит из регистров 18 и 19 с таким же числом разрядов S, что и в счетчи;е 16, ячеек 84 — 87 (схем «И»), ячейки

88 (схема «ИЛИ»), триггеров 89 и 40. По цепи 41 генератора временных меток 15 в узел анализа 14 подается во время каждого цикла перемножения 5 импульсов с периодом повторения (при 5(Л ). Эти импульсы подаI

l8 и регистра памяти 19, а также на входы опроса ячеек 84 и 35. Выходы «сдшшц» р гистров 18 и 19 подсоединены ко входам ячеек

86 и 87, а выход «пулей» вЂ” ко входам ячеек

34 и 35 соответственно. К информационному входу регистра 19 подключена ячейка 38. Параллельные входы ячеек регистра сдвига 18 связаны с ячейками блокировки 13. Сигнал смены состояния триггера 40, когда уровеш.

«1» на его выходе сменялся уровнем «0», служит сигналом син ронизации оконечной а»паратуры (цепь 42). По окончании сеанса связи или при обнаружении ложной сшгхро „з»ции с оконечной аппаратуры по цепи 48 подается сигнал на установку в «нуль» регистра 19.

Для формирования всех необходимых управляющих сигналов и опорного синхросигнала служит генератор временных меток 15.

Генератор 15 содержит задающий генератор 44, вырабатывающий импульсы с периодом повторения, которые поступают

К- Х 1Г, на делитель 45 с коэффициентом деления и О.

С выхода делителя 45 импульсы с периодом повторения проходят на вход делителя 46

К -ж с коэффициентом деления 1х. Импульсы с выхода делителя 45, а также с дешпфратора 47 числа W, подсоединенного к параллельным выходам делителя 45, поданы на раздельные входы триггера 48, формирующего погенциалы в цепях 28 и 29. Импульсы с выхода делителя 46 с периодом повторения поданы

КХ на вход продвижения V разрядного регисгра сдш га 49, служащего для генерирования шумоподобпого сипхросигнала. В цепи обратпои связи регистра находятся ячейки 50 — 52 схемы «ИЛИ») и ипвертор 53. Ячейка 50 подсоедииена к разрядам регистра сдвига, имечощих номер тех символов шумоподобного синхросигнала, которым соответствует уровень «0».

Поэтому при последовательном продвижении в регистре сдвига 49 одной «единицы», па выходе ячейки 50 формируется инвертированный синхросигнал. Входы ячейки 51 подсоединены к остальным разрядам регистра сдвига 49.

Поэтому на вход регистра сдвига 49 записываегся с инвертора 53 сигнал «единицы» только при наличии во всех разрядах регистра

3й2в3

Составитель Н. Герасимова

I åäëêTîð 8. С. Левятов Тскрсд 3. H. Тараненко Корректор Н. Рождественская

Заказ 3030/14 Изд. № 1270 Тираж 473 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, 7К-35, Раушская наб., д. 415

Типография, пр. Сапунова, 2 у сигllалов «нуля». Сигнал с выхода дешифратора 54 К-го состояния делителя 46 вместе с сигналом с М-го разряда регистра сдвига 49 подаются на ячейку 55 (схема «И»), с выхода которой снимается сигнал на выход 21, а 5

;ерез инвертор 56 — сигнал по цепи 22. Сигнал с выхода дешифратора 57 числа У о делителя 45 вместе с сигналом с выхода ячейки

55 поступает на ячейку 58 (схему «И»), Сигнал с выхода ячейки 58 служит для формиро- 10 вания стробирующего импульса, что обеспечивается с помощью ячейки 59 (схемы «И»), импульсный вход которой подсоединен к задающему генератору 44. Для формирования импульсов опроса ячейки 80 интегратора 10 слу- 15 жат ячейка 60 (схема «И») и инвертор 61.

Для формирования импульсов продвижения узла анализа 14 служат триггер 62 и ячейка

68 (схема «И»). Раздельные входы триггера

62 подсоединены к выходу второго и 5-:-1-го 20 р азр ядов регистр а сдвига 49.

Предмет изобретения

Устройство для приема шумоподобных синхросигналов значности N с длительностью 25 элементарной посылки т при шаге квантования по времени —, содержащее пороговый

К каскад без нулевой зоны, пороговый каскад с нулевой зоной, блок памяти знака, блок па- 30 мяти достоверности, перемножитель, интегратор, генератор временных меток и узел анализа, от»гичаюигееся тем, что, с целью упрощения устройства при увеличении числа правильно принятых синхросигналов, упомянутые блок памяти знака и блок памяти достоверности выполнены в виде ЕХ-разрядного регистра, выход КХ вЂ” 1-го разряда которого подключен к его входу через ячейку персзаписи, и вход продвижения подсоединен к выходу импульсов указанного генератора временных меток с периодом повторения, а выход блоК -,V ка памяти достоверности и выход перемножителя, связанного своим входом с выходом блока памяти знаков, подключены через фор»IIрователь весовых коэффициентов ко входу счетчика интегратора, соединенного своими параллельными выходами со входом узла анализа через ячейки блокировки, входы управления которых подключены к дешифратору порогового состояния счетчика интегратора через триггер памяти, при этом вход установки триггера памяти, вход установки счетчика интегратора, вход опроса ячеек блокировки, вход разрешения ячеек записи и вход запрета ячеек перезаписи блоков памяти подключены к выходу импульсов генератора временных меток с периодом следования