Аналого-цифровой преобразователь

 

3I6I06

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советсиил

Социалистические

Республии

Зависимое от авт. свидетельства ¹

Заявлено 31.Х.1969 (№ 1371668, 18-24) с присоединением заявки ¹

Приоритет

Опубликовано 01.Х.1971. Бюллетень X=. 29

Дата опубликования описания 9 Х1.1971

МПК G 06j 3/00

Н 03k 13117

Комитет по делам изобретеиий и 0TKpbITHA при Совете Министров

СССР

УДК 681.325(088.8) Авторы изобретения

М. Е. Овчарук

Институт кибернетики АН Украинской CCP

Заявитель

АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к области вычислительной техники и может быть применено при построении быстродействующих аналого-цифровых преобразователей.

Известен аналого-цифровой преобразователь комбинированного типа, в котором преобразование входного сигнала в код осуществляется параллельно-последовательным способом. Его недостатком является большое время преобразования.

Целью изобретения является увеличение быстродействия преобразователя.

Требуемый положительный эффект достигается путем применения анализатора переключения, первые два выхода которого соединены со входом логической схемы совпадения, а другие два выхода — со входом схемы подключения весовых токов; один из выходов соединен со входом логической схемы разделения, вход которой подключен к выходам группы импульсных компараторов, а выход— ко входу узла выработки весовых токов, выход последнего объединен с выходом схемы подключения весовых токов и соединен со входом второго вычитающего устройства, второй вход которого соединен через линию задержки с выходом первого вычитающего устройства.

На фиг. 1 изображеча блок-схема предлагаемого устройства; па фиг. 2 — временная диаграмма, поясняющая его работу.

Устройство состоит из группы потенциальных компараторов 1, группы импульсных компараторов 2 и >, анализатора переключений 4, логической схемы совпаденчя 5, схемы 6 подключения весовых токов, дешифраторов 7 — 9, узлов 10, 11 выработки весовых токов логической схемы разделения 12, вычитающих устройств 18, 14, линии задержки 15.

Устройство работает следующим образом.

10 Входной сигнал поступает на группу из трех потенциальных компараторов 1 и имеет вид, показанчый на фиг. 2,а. Потенциальные компараторы определяют, в какой из четвертей полной школы входного сигнала лежит

15 этот входной сигнал.

В момент времени l> (фиг. 2,а), когда входной сигнал больше порогового уровня потенциального компаратора, последний переклю20 чается и на выходе его образуется перепад напря>кения. Переп",äû напряжения поступают в анализатор переключений 4 и дифференцируются. Продифференцированные импульсы имеют положительную полярность в момен25 ты времени t>, t>. t3, когда входное напряжение возрастает, и отрицательную полярность в моменты времени t<, t;, 4, когда входное напряжение уменьшается (фиг. 2,0).

Перепады напряжений с потенциальных

30 компараторов и продифференцированные од310106 нополярные импульсы по шине 16 (фиг, 1) поступают на логическую схему совпадения 5.

На логическу!о схему совпадения с частотой преобразования поступают импульсы запрета по шине 17 длительностью Atl (фиг. 2,г) с анализатора переключений. Появление продиффсренцировя ных импульсов (фиг. 2,o) носит случайный характер относительно импульсов запрета.

Рассмотрим работу улройствя в моменты времени tl, 4, tl, 4, когда продпфференцированные импульсы не ссвпяда1от нo времени с импульсами запретя. Тогда продиффереицированные импульсы проходят через логическу!о схему совпадения 5 на узел 10 выработки весовых токов, который подключает весовые токи ко входу вычитающег0 устройства И на время, равное интервалу между переклю1ениями потенциальных компяряторов, т. е. в моменты переключения потенциальных компараторов переключаются и cooi veic «yloiqIIe весовые токи. С выходя первог0 вы гита1ощего устройства И рязностное напряжение квянтуется группой импульсных компаряторов 2 первым опрашивающим импульсом, I,"OòîðûII формируется после окончания импульса запрета (фиг. 2,д). Выходные импульсы комиараторов 2 через логическ !о схему разделения 12 подсоед!шяют весовые токи узла 10 на время, равное времени между первым и вторым такТIIpующl!м11 импhлься ми.

Ня второй вход второго вычитя1ощего устройства 14 через л1шию зядер>кки 15 поступает рязностный сигня.! с выхода первого вычитающего устройства И. Второй тактирующий импульс через время At;, (фиг. 2,е), равное времени прохождения разиостного сигналя через линию задержки 15, опрашивает иослсдшою группу импульсшях компараторов.

Выходные сш нялы всех групп компаряторов преобразовываются в последоватс;п,ный двоичньш код чешифряropo» 9. Время преобразования равно времени Ж„меи.ду первым и вторым опрашиваемыми 1!мпулься;111, Рассмотрим работу устройства в моменты време!и 2, l„, когда продиффереицировянные импульсы совнядаюг Ilo барсhlclIII с импульсом запретя. Когда продиффсренцировянные импульсы не проходят через логическую схему совпадения на узел выработки весовых токов, и с анализатора переключешш по шш1е 16 приходит задержанный импульс (фиг. 2,ll) через время Л/ (относительно появления продифференцироваш1ого импульса) на логическую схему совпадения и проходит через нее, подсоединяя узел 10 выработки весовых токов в цепь вычитающего устройства И.

В момент времени t, когда продифференцированный импульс положителен, иа выходе анализатора псрекл1очений по шине 18 появляется импульс (фиг. 2,з), который подается

10 ня схему 6 подкг!10!ения весовых токов, подK. !0 1ÿ ÿ веcoB011 TQK, р явный формируемому сряботавшим потенциальным компярятором, на вход второго вычпта10щего устройства 11.

15 В момент времени 1„, когда продифференциров.!нный импульс «трицятелен, на выходе анализатора иереключе1шй но шине 19 появляется импульс (фиг. 2,к), который подается

IIa схему 6, BO;icac IIII!Cния весовой ток обрат20 ной полярности, равный по модулю весовому

1о у, формируемому сряботявшим потенци;1льным компяратором в цепь второго вычитающего улройствя И. Указанный импульс через логическую схему разделения 12 подсо25 единяет всс-. весовые токи узла 11 выработки весовых токов ня вход второго вычитающего устройства.

30 Предмет изобретения

Лнялого-цифровой преобразователь, содержащий группы компараторов, узел выработки весовых токов, схемы подключения весовых

35 токов, логи11еские схемы совпадения и разделсни>1, в1,шитяюшие устройства, ли!ши задержки, дешифратсры, отли т1ощийся тем, что, с целью увели Icшгя быстродействия, он содержит анализатор переключения, первые два

40 в1,!ходя которого соединены с0 входом логической cxемы ссвпяде1шя, а другие два выхода— со входом cxcмы подключения весовых токов, я один из !1!Ix со входом логической схемы разделения, вход которой подключен к выхо45, 1 я м Г j) у и п ьl 11 м 11 ъ л ь c i i ы х I О м и я р я To р О В, я В ыход — ко входу узл» вырябстки весовых токов, выход которого объединен с Bhlxopîì cxåìû подкл1очсния весовых токов и соединен со входом второго ив!читающего устройства, вто50 рой вход которого соединен через ли1ппо задержки с выходом первого вычитающего устройства.