Преобразователь аналоговых величи в цифровой код

 

О Il И С А Н И Е 3I8963

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №вЂ”

МПК С 06j 3/00

Н 03k 13/17

Заявлено 13.1Ч,1970 (№ 1425624/18-24) с присоединением заявки №

Приоритет

Опубликовано 28.Х,1971. Бюллетень ¹ 32

Дата опубликования описания 24.1.1972

Комитет по делам изобретений и открытий при Совете Министров

СССР

УДK 681.325(088.8) Авторы изобретения

Н. В, Алипов, В. М. Гусятин, А. П. Стахов и В. Н. Удовиченко

Заявитель

Харьковский институт радиоэлектроники

ПРЕОБРАЗОВАТЕЛЬ АНАЛОГОВЫХ ВЕЛИЧИН

В ЦИФРОВОЙ КОД

Предлагаемое изобретение относится к устройствам для преобразования аналоговых величин в цифровой код с повышенной достоверностью результатов измерения в условиях воздействия на входе преобразователя импульсных помех любой амплитуды.

Известен преобразователь аналоговых величин в цифровой код, состоящий из генератора тактовых импульсов, связанного с ним регистра тактовых импульсов, триггеры которого, в свою очередь, связаны с соответствующими триггерами регистра результата. Выходы триггеров последнего подключены ко входам линейного декодирующего преобразователя, выход которого соединен с одним из входов сравнивающего устройства, а с другим его входом связан источник преобразуемого напряжения. Выход сравнивающего устройства подключен через схемы «И» ко входам триггеров регистра результата.

Недостатком известного преобразователя является то, что он допускает только одноразовое измерение цифрового значения каждого разряда, поэтому обладает низкой степенью достоверности в условиях воздействия импульсных помех на входе преобразователя.

Целью изобретения является значительное повышение достоверности определения цифрового значения измеряемой величины в условиях воздействия разнополярных импульсных помех.

Поставленная цель достигается тем, что выходы преобразователя подключены ко входам связанных между собой триггеров, выходы которых, как и выходы преобразователя, подсоединены через вентили и схему «ИЛИ» к одному из входов управляющего триггера преооразователя. Выходы триггеров и выход

10 генератора тактовых импульсов связаны также со схемой «И», выход которой подключен ко входам упомянутых триггеров.

На черте>ке изобра>кена структурная блоксхема предлагаемого преобразователя анало15 говой величины в цифровой код.

Собственно преобразователь 1 выполнен по принципу последовательного поразрядного кодирования и может иметь такое же схемное исполнение как и известный преобразователь.

20 Изобра>кенные на чертеже вентиль 2 и триггер 3, расположенные на входе преобразователя 1, вынесены из него для большей наглядности. Причем через вентиль 2 выход генератора тактовых импульсов преобразовате25 ля подключен к его регистру тактовых импульсов шинами 4 и 5, а также ко входам «О» управляющего триггера 8 и триггеров 6 и 7.

Ко входам «1» триггеров 6 и 7 подсоединены выходы сравнивающего устройства преобра30 зователя 1 шинами 8 и 9 соответственно. Ши318963 на 8 подключена также к одному из входов вентиля 10, а шина 9 — к одному из входов вентиля 11. Ко вторым входам вентилей 10 и

11 подсоединены соответственно выходы триггеров 6 и 7, которые подключены, как и генератор тактовых импульсов, к схеме «И» 12, а выход последней связан со входом «0» триггеров 6 и 7. Вентили 10 и 11 имеют задержку по потенциальному входу и своими выходами через схему «ИЛИ» 18 связаны с одним из входов «1» управляющего триггера 8. Ко второму входу «1» последнего подключена клемма «Пуск» преобразователя 1. Выход триггера 8 связан с управляющим входом вентиля 2.

По сигналу «Пуск» триггер 8 открывает вентиль 2, и первый импульс с генератора тактов преобразователя 1 проходит через вентиль 2 по шине 4 и возвращает триггеры 3, б и 7 в исходное состояние, закрывая вентили

2, 10 и 11.

Одновременно этот импульс по шине 5 поступает на входы триггеров регистра тактов преобразователя 1 и в сравнивающем устройстве последнего происходит сравнение преобразуемой величины с эталонным напряжением старшего разряда. B результате сравнения возможно появление импульса на одной из двух шин 8, 9, Еесли импульс проходит по шине 8, то триггер б устанавливается в положение «1», открывая тем самым вентиль 10.

При этом на выходе схемы «ИЛИ» 18 импульс не появляется, так как вентиль 10 имеет задержку по потенциальному входу. На этом заканчивается первое измерение цифрового значения старшего разряда. Так как вентиль

2 перекрыт, то второй импульс, поступающий по шине 4, не проходит через него и, следовательно, не производит сбрасывания эталонного напряжения старшего разряда. Поэтому сравнивающее устройство преобразователя 1 производит повторное ср авнение преобразуемой величины с эталонным напряжением старшего разряда. Если в результате этого сравнения на шине 8 появляется импульс, то он проходит через вентиль 10 и схему «ИЛИ»

13 и устанавливает управляющий триггер 8 в положение «1», тем самым открывая вентиль 2. В этом случае третий импульс по шине 4 проходит через вентиль 2 и устанавливает триггеры 8, б и 7 в исходное состояние.

Одновременно этот импульс проходит по шине 5, и преобразователь 1 производит формирование нового эталонного напряжения для определения цифрового значения следующего разряда в соответствии с известным способом последовательного поразрядного кодирования.

Если же в результате повторного измерения цифрового значения старшего разряда импульс появляется на шине 9, то триггер

7 устанавливается в положение «1», открывая вентиль 11. Однако на выходе схемы «ИЛИ»

18 этот импульс не появляется, так как вентиль 11 имеет задержку по потенциальному входу. Поэтому вентиль 2 в этом случае оста5

65 ется закрытым и не пропускает третий импульс, поступающий по шине 4. Следовательно, преобразователь 1 не производит снятия эталонного напряжения старшего разряда. Однако импульс, поступающий по шине 4, проходит через схему «И» 12, так как с триггеров б, 7 поданы разрешающие потенциалы, и устанавливает триггеры 6, 7 в состояние «0».

Так как в преобразователе 1 не произошло снятия эталонного напряжения старшего разряда, то происходит определение значения цифрового эквивалента старшего разряда, аналогично описанному выше. Определение старшего разряда считается законченным, когда на выходе схемы «ИЛИ» 18 появляется импульс, который устанавливает триггер 8 в состояние «1»; триггер 8 открывает вентиль 2, импульс по шине 4 проходит через вентиль 2 и устанавливает триггеры 8, б, 7 в состояние

«0», а в преобразователе 1 производит форм.ирование нового эталонного напряжения для определения цифрового значения следующего разряда в соответствии с известным способом последовательного поразрядного кодирования.

Таким образом, в предлагаемом преобразователе аналоговой величины в цифровой код последовательно производят два измерения цифрового значения разряда. Если оба измерения дают неодинаковый результат, считается, что в это время на входе преобразователя действовала помеха и в этом случае производят два дополнительных измерения.

Если дополнительные измерения дают одинаковый результат, считается, что цифровое значение разряда совпадает с результатом дополнительных измерений, в противном случае производят еще два дополнительных измерения ит. д, Схемное решение предлагаемого преобразователя позволяет за полный цикл измерения обнаружить и устранить все возникающие на входе преобразователя разнополярные импульсные помехи. Следовательно, этот преобразователь обеспечивает значительное повышение достоверности определения цифрового значения изменяемой величины в условиях импульсной помехи, если длительность ее че превышает длительности цикла одного измерения цифрового значения разряда.

Предмет изобретения

Преобразователь аналоговых величин в цифровой код, содержащий генератор тактовых импульсов, регистр тактовых импульсов, регистр результата, линейный декодирующий преобразователь, сравнивающее устройство и управляющий триггер, отличающийся тем, что, с целью повышения достоверности определения цифрового значения измеряемой величины в условиях воздействия импульсных помех, в него введены вентили, схемы «И», «ИЛИ», триггеры, причем одни входы венти. лей, имеющих задержку по потенциальному входу, и триггеров подключены к каждому выходу сравнивающего устройства, выходы

3)8963

Составитель В. Махнанов

Техред 3. Тараненко

Редактор Б. Нанкина

Корректоры: О. Зайцева и А. Васильева

Заказ 3833(10 Изд. 1494 Тираж 473 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий ири Совете Министров СССР

Москва, 7К-35, Раушская наб., д. 4,5

Типография, пр. Сапунова, 2 триггеров соединены с другими входами вентилей, выходы которых подключены через схему «ИЛИ» к одному из входов управляющего триггера преобразователя, к другому входу последнего подключен через третий вентиль генератор тактовых импульсов, выход которого через схему «И» соединен с другими входами триггеров.