Статический несимметричный триггер
Союз Советских
Садиелистических
Республик
Комитет по делам изобретений и открытий при Совете Мииистров
СССР
Автор изобретения
В. А. Рушинцев
Заявитель
СТАТИЧЕСКИЙ НЕСИММЕТРИЧНЫЙ ТРИГГЕР
Изобретение относится к импульсной технике и может быть использовано в различных радиотехнических устройствах, устройствах автоматики и вычислительной техники.
Известно устройство с восстановлением информации при кратковременных (порядка секунд) перерывах питания, выполненное на основе статического несимметричного триггера с использованием для восстановления информации накопительного конденсатора.
Однако это устройство пе позволяет сохра.нять информацию при более длительных перерывах питания и, кроме того введение пакопительного конденсатора в цепь обратной связи триггера снижает быстродействие устройства тем сильнее, чем больше велнчина емкости.
С целью устранения этих недостатков в предложенном триггере емкостный накопитель подключен к коллектору выходного транзистора триггера через зарядную цепь резистор — диод и ко входу записи через запорпый транзистор, а параллельно накопителю включен разрядный транзистор, соединенный со входом сброса памяти, На чертеже приведена принципиальная схема статического несимметричного триггера с г>осстановлением записанной информации при кратковременных перерывах питания.
Триггер содержит транзисторы 1 и 2. База транзистора 1 соединена со входом записи 8.
Коллектор транзистора 2 через диод 4 и резистор 5 соединен с конденсатором 6, коллектором разрядного транзистора 7 и запорного транзистора 8. Базы транзисторов 2 и 7 сое5 динены со входом сброса 9. База нормально открытого транзистора 8 соединена через резистор 10 с шиной питания.
На базу транзистора 1 подано смещение, величина которого должна быть достаточной
10 для того, чтобы при включении апряжеш|я питашгя триггер установился в исходное состояние.
В исходном состоянии транзистор 1 закрыт, а транзистор 2 открыт. При подаче сигнала
ls на вход 8 триггер переходит в состояние записанной информации, т. е. транзистор 1 QTI 20 резистор 5 заряжает емкостный накопнтел >— конденсатор б. Резистор 5 ограничивает ток заряда конденсатора б и не позволяет снизиться выходному напряжению на коллекторе транзистора 2 ниже величины, достаточной 25 для срабатывания транзистора 1 в первый момент, когда напряжение на конденсаторе б близко к нул то. Сброс памяти производится подачей отрицательного импульса на базу транзистора 2, 30 который, открываясь, снижает выходное па320931 Предмет изобретения >num Составитель А. Матвеев Редактор Л. Утехина Техред Л. Богданова Корректор Н. Рождественская Заказ 3932/9 Изд. № 1579 Тираж 473 Подписное Ц11ИИПИ Комитета по делам изобретен: и и открытий прп Совете Министров СССР Москва, Ж-35, Раугпская иаб., д. 4:5 Типография, пр. Сапунова, 2 пряжение до величины, близкой к нулю, и одновременно закрывает транзистор 1. Сигнал сброса о1гновреМенно подае д на базу разрядного трайзистора. 7, 0гкрывает его, и тем самым раз щфред конденсатор б. При отс Тствий" напЩрния питания заряженный конденсатор 7 (если--он. находится в соЪ "ояййи записанной ийформации) начиняет медлейно разряжаться за счет токов утечки диода 4, транзисторов 7 и 8 и через собственное сопротивление изоляции. При повторном включении напряжение питания через резистор 10 открывает транзистор 8. Ток разряда конденсатора б, проходящий через транзистор 8, вызывает импульс на входе 8. Этот импульс устанавливает триггер снова в состояние записанной информации. Если длительность перерыва питания такова, что конденсатор б за это время полностью разряжается, то после повторного включения питания устройство устанавливается в исходное состояние за счет положительного смещения на входе 8. Например, при величине емкости конденсатора 4 мкф и при применении кремниевых полупроводниковых элементов устройство нормально функционирует при перерывах пита5 ния в 2 — 4 лшн. Время запоминания зависит от температуры окружающей среды. 10 Статический несимметричный триггер, содержащий транзистор, соединенный с конденсатором памяти через диодно-резисторную зарядную цепь и входной транзистор, отличаюи4ийся тем, что, с целью у.величения допусти15 мой длительности перерывов питания и сохранения быстродействия работы триггера, конденсатор памяти соединен с коллектором разрядного транзистора и коллектором запорного транзистора, эмиттер которого подключен ко 20 входу записи триггера, а базы этого транзистора триггера и разрядного транзистора соединены с входом сброса.
