Устройство умножения

 

26576

О П И С

ИЗОБРЕ

К АВТОРСКОМУ

Союз Советски

Социалистических

Республик

Зависимое от авт. свидетельства № 220632

Заявлено 15. I V.1968 (K 1233399/18-24) М. 1хл. б 06f 7/38 с присосдi нением заявки «¹â€”

Комитет по делам изобретеиий и открытий при Совете Мииистров

СССР

Приоритет—

Опубликовано 19.1.1972. Бюллетень ¹ 4

Дата опубликования списания 21.111.1972

УДК 681.325(088.8) Авторы изобретения

Г. Н. Моисеева, А. И. Овруцкий и А. М. Шауман

Ленинградский государственный университет им. A. А. Жданова

Заявитель

УСТРОЙСТВО УМНОЖЕНИЯ

Изобретение относится к вычислительной технике.

Известно устройство умножения по авт. св. № 220632.

Предлагаемое устройство позволяет выполнять операцию извлечения квадратного корня в любой системе исчисления на двух регистрах. Оно отличается тем, что в нем выход регистра результата подсоединен к первому входу сумматора, выход которого подключен через первую схему сов падения ко входу регистра результата, а выход счетчика разрядов через вторую схему совпадения соединен со вторым входом сумматора, На чертеже изображена блок-схема устройства.

Устройство содержит разрядный регистр подкоренного числа и результата 1, вспомогательный разрядный регистр 2, сумматор 3, анализатор цифр 4, счетчик разрядов 5, элемент запрета б, управляющий выдачей из регистра 2 в сумматор 3; элемент совпадения 7, разрешающий запись цифры из анализатора 4 в регистр 2; элемент совпадения

8, разрешающий выдачу цифры из анализатора 4 в сумматор 3, элемент совпадения 9, управляющий выдачей результата из сумматора в регистр 1.

Выход регистра 1 соединен со входом 10 сумматора, выход регистра 2 — со входом записи элемента запрета б, выход элемента запрета б — со входом 11 сумматора и входом регистра 2, а выход сумматора — со входом 12 элемента совпадения 9. Другой

5 вход 13 этого элемента соединен с блоком управления вычислительного устройства, выход элемента 9 — со входом регистра 1. Выход 14 счетчика разрядов 5 соединен со входом элемента совпадения 7, входом элемента

10 8 и входом запрета 15 элемента б. Второй вход элемента 7 соединен с выходом 1б анализатора цифр 4, а второй вход элемента

8 — с выходом 17. Выход элемента совпадения 7 соединен со входом регистра 2, выход

lб элемента 8 — со входом 11 сумматора, выход 18 счетчика разрядов 5 — с блоком управления вычислительного устройства.

Рассмотрим работу предлагаемого устройства. Будем считать, что числа представлены в десятичной системе исчисления, хотя устройство пригодно для вычислений в любой позиционной системе.

Допустим, что числа в регистрах представлены с запятой, фиксиро|ванной перед старшим разрядом, т. е. извлекается корень на числа О, а„а„|...а,.

В регистре 1 находится подкоренное число, регистр 2 очищен, счетчик разрядов 5 и анализатор цифр 4 находятся в начальном зо нулевом положении.

326576

О перация выполняется за число шагов, определяемое заданной точностью вычисления (максимальное число шагов n — 1). Каждый шаг состоит,из (b;+ 2) циклов, где

b„— очередная .цифра корня.

Первый шаг. В счетчик разрядов 5 и анализатор цифр записывается по одной единице. На регистры 1 и 2 подаются последовательности импульсов сдвига.

С выхода 17 анализатора цифр 4 на вход элемента 8 поступают сигналы, соответствующие записанному в анализаторе числу, а с выхода 1б на вход элемента 7 — сигналы, соответствующие числу, уменьшенному на единицу, т. е. на,первом цикле сигналов на входе нет.

Подкоренное число поразрядно, начиная с младшего, поступает в сумматор 8.

Сигналами блока управления вычислительного устройства, |поступающими на вход

18 элемента 9, разрешается выдача результата из сумматора 8 через элемент совпадения 9 на вход регистра 1.

Так как регистр 2 перед началом операции был очищен, а сигналов со счетчика разрядов 5 еще не было, (и — 2) младших разряда подкоренного числа без изменения проходят через сумматор.

Одновременно с выдачей в сумматор (и — 1)-го разряда регистра с выхода 14 счетчика 5 на вход элемента совпадения 8 поступает сигнал, разрешающий .выдачу числа анализатора 4 на вход 11 сумматора 8.

В сумматоре это число вычитается из двух старших разрядов подкоренного числа регистра 1.

Результат из сумматора через элемент совпадения 9 поступает в два старших разряда регистра 1. Таким образом, после первого цикла вычитания в д вух старших разрядах регистра 1 оказывается записанным результат вычитания, а в остальных (и — 2) младших разрядах — подкоренные числа. В регистре 2 по-прежнему ничего нет.

Если результат вычитания положительный, число в анализаторе 4 увеличивается на две единицы и описанный выше цикл повторяется с той разницей, что теперь из промежуточного результата, записанного в двух старших разрядах регистра 1, вычитаются три единицы, а с выхода 1б анализатора 4 через элемент совпадения 7 по сигналу на выходе 14 счетчика 5 в (n — 1) разряд регистра 2 записывается цифра 2 (число анализатора 4, уменьшенное на единицу) .

Описанные циклы повторяются до получения отрицательного остатка.

Если при увеличении на два число анализатора цифр перестает быть меньше основа ния системы исчисления, единица переноса посту пает в и-ный разряд регистра 2, а в анализатор 4 записывается единица. В результате младший разряд вычитаемого сказывается в анализаторе цифр 4, а старший— в и-ом разряде регистра 2. Отсюда видно

l0

l5

65 что анализатор разрядов представляет собой счетчик на один разряд числа.

Во время каждого цикла вычитания одновременно с (и — 1)-и сдвигом регистров сигнал с выхода 14 счетчика разрядов 5 поступает на вход запрета 15 элемента б, в результате чего цифра, записанная ранее в (и — 1)-м разряде регистра 2, заменяется новой, соответствующей вычитаемому на данном цикле.

По получении отрицательного результата остаток восстанавливается прибавлением к результату вычитания последнего цикла.

Таким образом, в результате первого шага в регистр 2 в двух старших разрядах записывается удвоенное число циклов вычитаний до получения отрицательного остатка, что равно удвоенной цифре старшего рязряда,корня.

Перед вторым шагом в счетчик разрядов

5 записывается еще одна единица, а в анализатор цифр 4 единица записывается после его очистки, Далее начинаются вышеописанные циклы вычитания ряда нечетных чисел. В первом цикле каждого шага, начиная со второго, на регистр 1 приходит не и сигналов сдвига, а (n — 1) . Таким образом, на каждом следующем шаге число в регистре 1 сдвигается на один разряд влево.

На втором шаге уменьшаемое находится в трех старших разрядах регистра 1. Число, записанное в регистр 2 на предыдущем шаге, является старшими разрядами вычитаемого, а младший его разряд находится в анализаторе цифр 4.

На этот раз удвоенное число циклов вычитаний за писывается в (n — 2)-й разряд регистра 2 до получения отрицательного остатка на втором шаге из анализатора цифр

4, т. е. число вычитаний на втором шаге определяет следующую цифру корня и т. д.

На каждом шаге из (lг + 1) старших разрядов регистра 1, где Й вЂ” номер шага, вычитается ряд нечетных чисел до получения отрицательного остатка. В конце каждого шага удвоенные уже определенные раз|ряды корня находятся в (k + 1) старших разрядах регистра 2.

По заполнении счетчика разрядов описанные выше шаги прекращаются.

В регистре 2 находится удвоенное значение корня, в регистре 1 — остаток вычитания.

Чтобы получить истинное значение корня, число в регистре 2 нужно умножить на 0,5.

Поэтому после очистки регистра 1 число регистра 2 умножается путем пятикратного сложения. Промежуточный результат, а после умножения — окончательный результат поступает из сумматора 8 через элемент совпадения 9 в регистр 1. Затем сигнал конца операции с выхода 18 счетчика разрядов поступает в блок управления вычислительного устройства.

Предлагаемое устройство можно легко приспособить для умножения и деления.

326576

Предмет изобретения

Составитель А. Плащин

Техред Е. Борисова

Корректор T. Миронова

Редактор Б. Федотов

Заказ 47/272 Изд. Мз 82 Тираж 448 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/5

Тип. Харьк. фил. пред. «Патент»

Устройство умножения по авт. св. М 220632, отличающееся тем, что, с целью извлечения квадратного корня, в нем выход регистра результата подсоединен к первому входу сумматора, выход которого подключен через первую схему совпадения ко входу регистра результата, а выход счетчика разрядов через вторую схему совпадения соединен со вторым

5 входом сумматора.