Патент ссср 327500

 

О П И С А Н И Е l3275OO

ИЗОБРЕТЕН ИЯ

Со1оо Советовит

Социалиоти *I.I:IIIa

Реопублии

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства ¹-- 1.Кл. G 06j 51 00

Заявлено 16, т 1Л970 (№ 1450587/18-24) с присоединением заявки ¹â€”

Приоритет—

Опубликовано 26.1.1972. Бюллетень ¹ 5

Дата опубликования описания 10.1\ .1972

Но1витет оо делзв1 ивобретеиий и открытий рри Совете Миииотроо

СССР

УДК 681.335.4 (088.8) Лвто,ры

И 3 и О 3 P. Т Е 11; 111

Г. E. Пухов, В. Д, Самойлов и Г. М. Бараненко

Институт кибернетики АН Украинской ССР

Зая,витель

«11сиl..

ГИБРИДНОЕ СУММИРУЮЩЕЕ УСТРОЙСТВО т

Изобретение относится к области вычислительной техники.

Известны гибридные суммирующие устройства, содержащие управляемые проводимости,, выполненные на ключах и операционных сопротизлениях, интегратор, триггер, нуль-органы, время-импульсный элемент памяти, резистор, ключ i» источник опорного напряжения.

Все известные устройства имеют малую точность при выполнении операции суммирования.

В лредложенном устройстве указанный 11едостаток исключен.

Устройство отличается от известных тем, что в нем вы|од интегратора, ко входам когэрого подключены управляемые проводимосги, соединен со входами двух нуль-органов, второй вход одного из которых подсоединен к источнику опорного напря>кения, а второй вход другого — к точке нулевого потенциала, выход первого .нуль-органа подключеH к установочному входу интегратора, а выход второI 0 II) lb озгана — K ед IHII IHO: ра, выход которого подключен ко входу время:1мпульсного элемента памяти и одному из входов ключа, сосд11ненного своим выход зм со входом интегратора, второй вход клю-1а через резистор подключен к источнику опорного напряжения.

На чертеже приведена с|ема одного разряда суммирующего устройства, который содержит управляемые проводимости I, выполненные на операционных сопрогивлени:Ix

2,— 2„ ii ключах 3,— 3„, ключ 4, рез Iстор б, нуль-органы б и 7, интегратор 8, время-импульсный элемент памяти 9 il триггер

10.

Гибридное суммирующее устройство осуществляет суммирование произведений вида

a;.. л . где а, — постоянный коэффициент, .|.: — переменные, представленные в цифровом виде.

Если вел;1ч11ну . ::. разложить по степеням 0

15 хл — Х : 10 ХФ, 101, . ° ., Л;; 10 где Yk; — цифра 1-го разряда Ile, ii»;I -II Х,. л т m u то a:,. |л--- — ai,, 1,: 10 . (т,. Х,,;)

k-. l 1 1 o i о 1 здесь I ; -- 1-й разряд суммы. вычисленHp которог0 про:f0 :.:,ilT c. IPëi 101111141 обр11зом.

Цифры i-I O разряда переменны|, ..., х поступают в широтно-импульсном коде Hci

УilP IВ 15II0111 Ic вхоДь1 11, — 11„клю i if

31- 3„. Эт|1 тегратора 8 им. ульсы тока, длительности ко30 торых определяются значениям 1 lf k,;, а ам327500

Составитель Г. Сорокина

Те.сред 3. Тараненко

Редактор Б. Нанкина

Корректор Т. Миронова

Заказ 933 Изд. № 139 Тираж 448 Подписное

Ц1!ИИПИ Коми тета по делам изсорв1еиий и оть1рьатнй1 .ири Совете Ми ннстров СССР

Моо|сва, )К-35, Раушская нао, д. 4 5

ООластнйя т спографня Кост ромското сп )х(в IcHHII IIO исчаTII плитуды — величинами операционных сопротивлений 2, — 2,, представляющих коэффициенты а, а„.

В момент, когда напряжение на выходе интегратора 8, изменяясь по линейному закону, достигает значенля, соответствующего — 1, сработает нуль-орган б и в (i+1)-й разряд перейдет импульс переноса. В тот же момент импульс с выхода нуль-органа б сбрасывает интегратор 8 в исходное состояние и напряжение на выходе интегратора 8 начинает измеIIIIòüñÿ опять с нуля.

Величина напряжения на выходе интегратора 8 к концу первого такта работы устройства соответствует цифре i-го разряда сум-,. мы. В следующий такт, такт считывания, включается триггер 10 и на вход интегратора 8 через резистор 5 и ключ 4 поступает ток от источника опорного напряжения, соответствующего — 1, л напряжение на выходе интегратора 8 начинает спадать до нуля. В момент равенства выходного напряжения нулю срабатывает второй нуль-орган 7 и триггер

10 отключает источник опорного напряжен:1я (— 1) от входной цепи интегратора 8. Импульс с выхода тр нггера 10, длительно;..r!> которого определяется временем спада напряжения на выходе интегратора 8 до нуля, поступает на вход время-импульсного элемента памяти 9, на выходе которого получаег я цифра i-го .разряда суммы У; . Импульс переноса, .получаемый при сложении цифр i-го разряда,и переноса пз (1 — 1) -го разряда, передается в следующий (i+1)-й разряд. о

Предмет изобретения

Гибридное суммирующее устройство, содержащее управляемые проводимости, выполнен10 ные на ключах и операционных сопротивлениях, интегратор, триггер, нуль-органы, времяимпульсный элемент памяти, резистор, кл.:оч

II источник опорного напряжения, отличаюи1ееся тем, что, с целью повышения точносги, 15 в нем .выход интегратора, ко входам которого подключецы управляемые проводимости, соединен со входами двух ноль-орга нов, второй вход одного из которых подсоединен к источнику опорного напряжения, а второй вход

20 другого — к точке нулевого потенциала, выход первого нуль-органа подключен к установочному входу и нтегратора, а выход второго нуль-органа — к единичному входу триггера, выход которого подключен ко входу

25 время-импульсного элемента .памяти и одному нз входов ключа, соединенного своим выходом интегратора, второй вход ключа через рсзистор подключен к источнику опорного напря>кения.