Дискриминатор-формирователь

 

ОП ИСАН ИЕ

ИЗОЫ ЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Соввтскив

Социалистичвскив

Республик

Зависимое от dBT. свидетельства ¹â€”

Заявлено 02-.Х.1970 (Ж 1610548/26-9) с присоединением заявки ¹â€”

Приоритет—

Опубликовано 24.II.1972. Бюллетень ¹ 8

Дата опубликования списания 21.1V.1972

М. Кл. Н 03k 5 01 б 11с 11/00

Комитет по делам иаасретений н открытий орн Совете Министров

СССР

Ъ ДК 621.374.33 (088.8) Автор изобретения

BQECGK 2 -;.

faAY

Н. В. Сдатчиков

Заявитель

ДИСКРИМИНАТОР-ФОРМИРОВАТЕЛЪ

Изобретение относится к области вычислительной и дискретной техники, в частности, к устройствам для автоматической селекции и формирования считанных сигналов запоминающих устройств с неразрушающим считыванием, выходные сигналы KoTopblx различаются фазами полярностей.

Известен дискриминатор-формирователь сигналов, считанных с запоминающего устройства с неразрушающим считыванием, имеющий два парафазных входа и состоящий из двух триггеров и двух схем совпадения, причем шина одного парафазного входа подключена к первому входу одной схемы совпадения, второй вход которой соединен с нулевым выходом первого триггера, соответствующим его исходному состоянию, а выход упомянутой схемы совпадения соединен с единичным установочным входом второго триггера, нулевой вход которого вместе с нулевым входом первого триггера подключен к шине установки исходного состояния устройства.

Однако известное устройство требует формирования выходных импульсов IIQ длительности и амплитуде, а изменение питающих напряжений и амплитуд входных сигналов влияет на работоспособность устройства.

Цель изобретения — повышение надежности работы устройства.

Достигают этого тем, что шина другого парафазного входа подключается к единичному входу первого триггера, с его нулевым выходом соединяется первый вход другой схемы совпадения, второй вход которой подключает5 ся к единичному выходу второго триггера, а выход этой схемы совпадения является Bblxoдом устройства.

На фиг. 1 представлена функциональная блок-схема предложенного устройства; на фиг.

lo 2 — временная диаграмма его работы.

Устройство содержит два парафазных входа

1 и 2, два триггера 8 и 4 (например, на транзисторах) и две схемы совпадения 5 и 6 (схемы «И»). Шина парафазного входа 2 под15 ключена к первому входу схемы совпадения

5, второй вход которой соединен с нулевым выходом 7 триггера 8. Выход схемы совпадения 5 соединен с единичным установочным входом триггера 4, нулевой вход которого

20 вместе с нулевым входом триггера 8 подключен к шине 8 установки исходного состояния устройства. Шина парафазного входа 1 подключена к единичному входу триггера 8, с нулевым выходом 7 которого соединен первый

25 вход схемы совпадения 6, второй вход которой подключен к единичному выходу 9 триггера 4, а выход схемы совпадения 6 является выходом устройства.

Первоначально при помощи импульса сброзо са Ие, подаваемого на шину 8, триггеры 8 и 4

330533 устанаввливаются в нулевое состояние; при этом на нулевом выходе 7 триггера 3 устанавливается разрешающий (высокий) уровень, а на единичном выходе 9 триггера 4 — запрещающий (низкий) уровень для схем совпадения

5 и б.

При поступлении на шины входов 1 и 2 в противофазе считанных сигналов «0» — И.* и

И": с полярностью, указанной на фиг. 2, триггер 3 изменяет свое состояние, а триггер 4— нет. Наличие на входах схем совпадения 5 и

6 запрещающих потенциалов блокирует прохождение на вход триггера 4 любых сигналов, следующих после первой полярности сигнала

«О». Установившееся состояние триггера 8 сохраняется до прихода следующего импульса сброса Ив. Таким образом, во время действия сигнала «0» на выходе схемы совпадения б отсутствуют какие-либо импульсы.

При поступлении на шины парафазных входов 1 и 2 считанных сигналов «1» с полярностью, обратной предыдущей, триггер 4 изменяет свое состояние, а триггер 3 — нет. В этом случае наличие на входах схемы совпадения 6 разрешающих потенциалов приводит к появлению сигнала на выходе дискриминатора. Во время действия второй полярности сигнала «1» только триггер 8 изменяет свое состояние и на входах схем совпадений 5 и 6 установится запрещающий уровень. Таким образом, при поступлении на входы устройства сигнала «1» на его выходе появляется импульс И... длительность которого фиксируется моментами поступления первой и второй полярности считанного сигнала. Практически, на выходе устройства получается только импульс «1», длительность которого соответствует длительности тока опроса запоминающего устройства.

Задер>кка импульсов в устройстве определяется, в основном, только временем переключения триггера 4, а надежность работы обеспечивается выбором амплитуды управляющих сигналов.

l0

Предмет изобретения

Дискриминатор-формирователь сигналов, считанных с запоминающего устройства с неразрушающим считыванием, имеющий два па1,> рафазных входа и состоящий из двух триггеров и двух схем совпадения, причем шина одного парафазного входа подключена к первому входу одной схемы совпадения, второй вход которой соединен с нулевым выходом первого

20 триггера, соответствующим его исходному состоянию, а выход упомянутой схемы совпадения соединен с единичным установочным Bvoboa второго триггера, нулевой вход которого вместе с нулевым входом первого триггера

25 подключен к шине установки исходного состояния устройства, отличающийся тем, что, с целью повышения надежности работы устройства, в нем шина другого парафазного входа подключена к единичному входу первого триг30 гера, с его нулевым выходом соединен первьш вход другой схемы совпадения, второй вход которой подключен к единичному выходу второго триггера, а выход этой схемы совпадения является выходом устройства.

330533 Риг.1

= 9х

Фиг 2

Составитель Л, Багян

Техред T. Ускова

Редактор Л. Мазуронок

Корректор Е. Зимина

Обласпная типография Костромского управпeння по печати

Заказ 1450 Изд. № 304 Тираж 448 Подписное

ЦНИИПИ Комитета по дезам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/5