Многоканальный корреляторbgecoiocv,;^- ;*» 4 '•^' ••* в i ч" в jl •*>& -^i" •' -v-;' j '-'-•••• ; ' -flaь:шhu- гt..^;.„ ,. :- ' ^ьиблио^ ^iia s

 

33247I

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Соеетских

Социалистических респуелик

Зависимое от авт. свидетельства №

Заявлено 27Х11.1970 (№ 1471760/18-24) с присоединением заявки №

Приоритет

Опубликовано 14.111.1972. Бюллетень ¹ 10

Дата опубликования описания 29Х.1972

М. Кл, G 06@ 7/52

Комитет по делам изобретеиий и открытий при Совете Мииистрое

СССР

УДК 681.337:519.2 (088.8) Авторы изобретения

А. И. Скурлатов и А. Н. Домарацкий

3 аявитель

Институт автоматики и электрометрии Сибирского отделения

АН СССР

МНОГОКАНАЛЬНЫЙ КОРРЕЛЯТОР

Изобретение относится к вычислительной технике и предназначено для вычисления авто- и взаимных корреляционных функций.

Известный многоканальный коррелятор содержит цифровую линию задержки и умножитель, через ключи соединенный с интеграторами.

Недостатком известного коррелятор а является то, что при работе в режиме коррелированной выборки верхний частотный диапазон его входных сигналов ограничен числом одновременно вычисляемых точек корреляционной функции, т. е. числом каналов.

В этом случае за шаг временной дискретизации входного сигнала необходимо производить число умножений, равное числу точек корреляционной функции и такое же число шагов распределения произведений по интеграторам.

Целью изобретения является увеличение верхнего частотного диапазона входных сигналов.

Предложенный многоканальный коррелятор отличается от известного тем, что содержит генератор чисел, соединенный с устройством умножения и со схемами эквивалентности, а выходы схем эквивалентности соединены с управляющими входами ключей.

По сравнению с прототипом увеличение быстродействия в предлагаемом корреляторе достигается за счет того, что устройство умножения за время между двумя соседними отсчетами входного сигнала совершает число умножений, равное числу уровней квантова5 ния одного из сигналов, которое практически всегда меньше числа каналов.

На фиг. 1 дана общая структурная схема предложенного коррелятора; на фиг. 2 — вариант выполнения генератора чисел; на

10 фиг. 3 — вариант выполнения ключа и интегратора.

Коррелятор содержит цифровую линию задержки 1, например, выполненную на основе сдвигающего регистра, устройство умноже15 ния 2, соединенное с генератором чисел 8.

Входы схем эквивалентности 4 соединены с генератором чисел и соответствующими ячейками линии 1. Через управляемые входы ключей 5 интеграторы б соединены с выхо20 дом устройства умножения. Управляющие входы ключей соединены с выходами соответствующих схем эквивалентности.

Наиболее целесообразен режим работы предложенного коррелятора по алгоритму

25 Стилтьеса: первый сигнал квантован на небольшое число уровней, но больше двух; второй сигнал аналоговый. Первый сигнал, заранее преобразованный, например, аналогоцифровым преобразователем в дискретный

30 сигнал, подается в параллельном коде «а

332471 цифровую линию. Шаг задер>кки каждой

j-ячейки линии равен шагу временной дискретизации Лт вычисляемой коррсляционной функции К,у. С каждой -й ячейки линии задержанные сигналы E(t — уЛт) (где у =

=О, 1, 2,..., i) в параллельном коде поступают на входы соответствующих 1-ых схем эквивалентности. Генератор чисел за шаг временной дискретизации корреляционной функции Лт генерирует последовательность чисел z, содержащую все возможные значения чисел Х. Числа z в параллельном коде подаются на схемы эквивалентности и устройство умножения. Каждая -я схема эквивалентности в случае прихода на нее совпадающих сигналов с цифровой линии задержки и генератора чисел, выдает сигнал «1», открывающий ключ на время, равное или меньшее действия сигнала «1». По окончании последовательности чисел z с выходов ключей на интеграторы поступят все произведения между текущим значением Y(t) и числами, установленными в линии задержки. Таким образом, за время дискретизации Лт получается

i+1 произведение за К тактов умножения (К вЂ” число уровней квантования первого сигнала) . После завершения достаточного количества циклов умножения в интегр атор ах накапливаются значения точек корреляционной функции. При одних и тех же требованиях к ключам и умножителю предложенного коррелятора и прототипа, верхняя граничная частота входных сигналов предложенного коррелятора возрастает в N раз где i+I — число каналов коррелятора.

5 На фиг. 2 показанный генератор чисел при представлении чисел двумя двоичными разрядами. Генератор 7 выдает импульсы на тригАгер 8 с периодом — - и за время Лт (шаг

10 аргумента корреляционной функции) выдается четыре возможных значения чисел. С триггера 9 можно снимать импульсы для синхронизации цифровой линии задержки, например, выполненной в виде сдвигового регистра.

15 На фиг, 3 показан вариант выполнения ключа и интегр атор а. Н а дифференцирующий трансформатор 10 поступает сигнал «1», передним фронтом которого открывается ключ

ll, и сигнал произведения проходит на ин20 тегрирующую цепочку 12.

Предмет изобретения

Многоканальный коррелятор, содержащий

25 цифровую линию задержки, устройство умножения, выход которого через ключи соединен с интеграторами, отличающийся тем, что, с целью увеличения верхнего частотного диапазона входных сигналов, он содержит генера30 тор чисел, подключенный к устройству умножения, и схемы эквивалентности, соединенные выходами с управляющими входами ключей, а входами связанные с цифровой линией задержки и генератором чисел.

332471

Фиг Г

1 т !

Фиг 5

Составитель В. Жовинский

Техред Е. Борисова

Корректор С. Сатагулова

Редактор Л. Утехина

Заказ 1424/13 Изд. № 613 Тираж 448 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4, 5

Типография, пр. Сапунова, 2!

1 ! !

Г

I ! !

1 ! !

1 ! !