Мажоритарно-резервированное устройство
О П И С А Н И Е 337783
ИЗОБРЕТЕН ИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советских
Социвлистических
Республик
Зависимое от авт. свидетельства №
Заявлено 07.Х11 1970 (№ 1497960/18-24) . с присоединением заявки №
Приоритет
Опубликовано 05 V.1972. Бюллетень ¹ 15
Дата опубликования описания 26Х.1972
М. Кл. G 06i 11/00
Н 03й 19/42
Комитет по делан изобретвиий и открытий при Совете Министров
СССР
УДК 621.374.32(088.8) Авторы изобретения
О. Г. Алексеев и В. Н. Колесников
Заявитель
МАЖОРИТАРНО-РЕЗЕРВИРОВАННОЕ УСТРОЙСТВО
Изобретение относится к области автоматики и вычислительной текники и может быть применено при построении высоко-надежных цифровых устройств.
Известно мажоритарно-резервированное устройство, содержащее трансформаторы, ключевые транзисторы, блок синхронизирующих импульсов, соединенный с резервируемыми блоками, схемы «И», выходы которых подключены к входам схемы «ИЛИ».
Предлагаемое устройство от известного отличается тем, что в нем выходы резервируемых блоков попарно через первичные обмотки суммирующих трансформаторов подключены ко входам соответствующих схем «И», согласно соединенные вторичные обмотки суммирующих трансформаторов подключены к пер|вичной обмотке трансформатора связи, первые концы вторичных обмоток которого подсоединены к соответствующим базам двук последовательно соединенных ключевых транзисторов и через резисторы — к источникам напряжений смещения, коллектор одного ключевого транзистора подсоединен к блоку синхронизирующих импульсов, а эмиттер другого — к входу схемы «ИЛИ» и через резистор — к вторым концам вторичных обмоток трансформатора связи.
Это позволит повысить надежность работы устройства.
На чертеже дана схема мажоритарно-резервированного устройства.
Устройство содержит резервируемые блоки 1 — 8, схемы «И» 4 — б, схема «ИЛИ» 7, 5 блок 8 синхронизирующих,импульсов, суммирующие трансформаторы 9 — 11, первичные обмотки 12 — 17 суммирующих трансформаторов, вторичные обмотки 18 — 20 суммирующих трансформаторов, трансформатор связи 21, 10 первичная обмотка 22 трансформатора связи, вторичные обмотки 28 — 24 трансформатора связи, резисторы 25 — 27, ключевые транзисторы 28, 29; +U...— U,, — напряжение смещения в базак транзисторов.
15 Работа мажоритарно-резервированного устройства заключается в следующем.
В искодном состоянии при отсутствии сигналов с выходов резервируемых блоков 1 — 8, 20 под действием положительного напряжения смещения (U,, =+0,5 —:1в) ключевой транзистор 28 закрыт, а ключевой транзистор 29 за счет отрицательного напряжения смещения (U>, = — Зв) открыт (масштабирование вели25 чины напряжения принято условным) и сигнал с выхода ключевого транзистора 29 на вкод схемы «ИЛИ» 7 не поступает.
При отказе одного из резервируемых блоков состояния ключевых транзисторов не из30 менятся.
337783
Тсхрсд Л. Богданова
Коррскгор Л, Цары<ова
1 сдактор E. Гончар
Подппспос
Иод. № G89
Тира«к 448
Заказ 1548,10
Ц1-1ИИПИ
Т««ография, Ilp. Сапунова, 2
В этом случае к базе ключевого транзистора 28, прикладывается отрицательный потенциал сигнала (— 4в) и напряхкение смещения (U,„=-+0,5 —:1в), поддерживая последний в открытом состоянии, а к базе ключевого транзистора 29 приложен положительный потенциал сигнала (+4в) и отрицательное напряжение смещения (— Зв), сохраняя прежнее закрытое состояние.
При отказе двух резервируемых блоков, состояние ключевых транзисторов изменяется.
При открытом состоянии ключевого транзистора 28 (напряжение сигнала — 2в, U3, —— +0,5 —:1в), за счет понижения положительного потенциала сигнала (до +2в) на базе ключевого транзистора 29 и смещения (<.<а, —— -- — Зв), последний открывается, обеспечивая выдачу сигнала через схему «ИЛИ» 7.
Благодаря наличию блока синхронизирующих импульсов 8 оба типа ложных единиц исключаются.
-Таким образом, предлагаемый мажоритарно-резервированный элемент обеспечивает работоспособность избыточной схемы при отказе двух из трех резервируемых блоков.
Предмет изобретения
Мажоритарно-резервированное устройство, содержащее трансформаторы, ключевые тран5 зисторы, блок синхронизирующих импульсов, соединенный с резервируемыми блоками, и схемы «И», выходы которых подключены ко входам схемы «ИЛИ», отличающееся тем, что, с целью повышения надежности работы уст10 ройства, выходы резервируемых блоков попарно через первичные обмотки суммирующих трансформаторов подключены ко входам соответствующих схем «И», согласно соединенные вторичные обмотки суммирующих
15 трансформаторов подключены к первичной обмотке трансформатора связи, первые концы вторичных обмоток которого подсоединены к соответствующим базам двух последовательно соединенных кл<очевых транзисторов и че20 рез резисторы — к источникам напряжений смещения, коллектор одного ключевого транзистора подсоединен к блоку. синхронизирующих импульсов, а эмиттер другого — к входу схемы «ИЛИ» и через резистор — к вто25 рым концам вторичных обмоток трансформатора связи.