Устройство для ускоренного перемножения одноразрядных десятичных чисел

 

О П И С А Н И Е 338899

ИЗОБРЕТЕНИЯ

СОюз Советских

Социалистических

Республин

Завис.тмое от авт. свидетельства ", М. Кл. G 061 7/52

Заявлено 24.Х1.1970 (М 1611075/18-24) с присоединением заявки №

Приоритет

Опубликовано 15,V.1972. Бюллетень ¹ 16

Дата опубликования описания 16Х1.1972

Комитет пс делам иаобретеиий и открытий при Совете Мииистпав

СССР

УД1(681.325.59(088.8) Ъ(; 1 —. «(:

К, Б. Норкин и Н. Л. Логунова

Авторы изобретения

Ордена Ленина институт проблем управления (автоматики и телемеханики) Заявитель

УСТРОЙСТВО ДЛЯ УСКОРЕННОГО ПЕРЕ%НОШЕНИЯ

ОДНОРАЗРЯДНЫХ ДЕСЯТИЧНЫХ ЧИСЕЛ

У стройство может быть использовано для умножения многоразрядных чисел в вычислительных устройствах .в случаях, когда, входные сигналы представлены дискретными уровнями напряжений постоя нного тока.

Известны матричные устройства умножения десятичных чисел, пред ставление числа в которых должно быть либо фазоимпульсным, либо простра нственHO-импульсным. Известно также быстродействую цее устройство умножения двоичных чисел, в .котором одноразряд ное десятичное число представлено четырьмя двоичными разрядами.

Однако такое:представление числа требует сложного оборудования и наличия специальных преобразователей, а в случае двоичного представления — большого числа суммирующих устрой ств, Целью изобретения является упрощение схемы умножения двух огсноразрядных десятичных чисел, исключение преооразования формы представления чисел и ооеспечение возмож ности работы с многоуровневыми сигналами.

В предлагаемом множительном устройстве для быстрого перемножения одноразряд нbIx десятичных чисел Х и У эта цель до стигается путем представления результата перемножения двумя десятичными разрядами WI u W в виде,дискретных уровней напряжения от 0 до 100 в с интер валом 10 в за счет реализации на операционных усилителях, IIBccHBIHblx сумматорах, пороговых и логических элементах

5 математического описания старшего разряда

WI и реализации на ключевых элементах и

oIIeip ационном усилителе младшего р азряда и 2.

При этом операционные усилители, пассив10 ные сумматоры, ключевые, пороговые и логические элементы могут быть выполнены на интегральных схемах.

Схема предлагаемого устройства приведена на чсртеже.

15 Каждая входная клемма устройства, подключенная .к источникам, напряжения, соответствующим сомножителям Х и У, соединена со входо м,своего инвертирующето операциоснного усилителя 1.

20 Множительное устройство содержит два осно в ных блока 2 и 8. В блоке 2 реализуется старший разряд WI произведения XY. Блок 2 состоит из четырех пассивных сумматоро в на двух, сопротивлениях 4. Первые два суммато25 ра подсоединены к источнику напряжения 5, соответствующему — «5», вторые д ва — к источнику напряжения б, соответствующему «5» дискретным единицам. Другие входы этих сумматоров соединены соответственно ic шпз0 нами Х,У1 Х,— У. Выходы всех сумматоров

338899 через диоды 7 соединены с группой пороговых элеме нтов 8 — 10.

Пассивный сумматор на трех сопротивлениях 4 соединен с шинами Х, У и с источ ником 11, |соответствующим «10» дискретным единицам, другой пассив ный сумматор,на трех сопротивлениях 4 со ди|нен с шинами — Х вЂ” Y и с источ ником 12, соответствующи,м

«10» дискретным единицам, Выходы этих двух сумматоров через диоды 7 соединены с груп- 10 пой пороговых элементов 18 — 15.

Выходы пороговых элементо в 8, 18 соединены,с логической ячейкой «И» 1б, выходы порого вых элементов 9 и 15 — с лосической 15 ячейкой «И» 17, а выходы порогolBbIx элементов 10 и 14 — с логичес кой ячейкой «И» 18.

Входы логической ячейки 19 «ИЛИ» соединены с,выходами ячеек 17 и 18.

Вход операционного усилителя 20 соединен 20 с шинами — Х, — У, источником, напряжения

12 через диоды 21 и входные сопротивления

22 и с,выходами ячеек 1б, 19.

В блошке 8 реализуется младший разряд произ ведения W . Ши на У соединена со вхо- 2s дами десяти ключей 28 через цепочку последовательно включе нных источников напряжения 24. В качестве источников напряжения применены полупроводни ко вые стабилитроны с напряжением стабилизации U<>. 30

Ключи 28 соединены с шиной — Х, а выходы всех десяти ключей 28 соединBHbl со,входами операционного усилителя 25. Кроме того, ко входу усилителя 25 подсоеди нен с .коэффициентом десять сигнал, соответ съвующий стар- З5 шему раз ряду W2. Сипналы, соответствующие сомножителя м Х и У, представляют собой дискретные м ногоуровневые,напряжения с интервалом 10 в .в диапазоне от 0 до 100 в.

Операционные усилители 1 инвертируют напряже ния, соответствующие сомножител ям

ХИ У.

В бло ке 2 с четырех пассивных сумматоров на двух сопротивлениях снимаются напряже- 45 ния, соответствующие Х вЂ” 5, У вЂ” 5, — Х+5, — Y+5. На диодах 7 выделяется напряже ние, соответст вуюпцее max ) (Х вЂ” 5), (Y — 5) I . О но поступает на пороговые элементы 8 — 10, имеющие пороги срабатывания 3,5 единицы, 2,5 50 единицы, 1,5 единицы соответстве н но.

С двух пассив|ных суммато ро в на трех соп ротивлениях снимаются напряжения, соответствующие (Х+ Y — 10) и — (Х+- Y — 10). На диодах 7 выделяется,напряжение, соответст- 55 вующее (Х+ Y — 10) и,поступает:на пороговые элементы 18 — 15, имеющие:пороги срабаты вания 3,5 единицы, 1,5 единицы и 0,5 единиц соот ветствен но. Если срабатывают пороговые элементы 8 и 18, то ячейка «И» 1б,выдает сиг- 60 нал, соответствующий единице. Е сли срабатывают пороговые элементы 9 и 15, то ячейка «И» 17,посылает, сигнал в ячейку «ИЛИ»

19. Если срабатывают поро говые элементы 10 и 14, то ячейка «И» 18 посылает сигнал в 65 ячейки «ИЛИ» 19, которая выдает сигнал, соответствующий единице.

Сумматор, выполненный на операционном усилителе 20, формирует сигнал, соответствующий старшему разряду Wl.

В блоке 8 ключи 28 открываются напряжением, соответствующим, сомножителю У, причем напряжение открывания для каждого из десяти ключей отличается от предыдущего на величину U„. При открывании каждого ключа через него поступает на вход операционного усилителя 25 напряжение, соответ|ствующее — Х, с входного инвертора 1 с коэффицие нтом усиления «единица». Таким образом, если на операционный усилитель 25 больше никаких напряжений не пода вать, то выход ной его сипнал соответствовал бы произведению ХУ, (на пряже ние на выходе менялось бы от 0 до

1000 в). Но на операционный усилитель 25 подается, напряжение, соответствующее WI c коэффициентом усиления «десять». Следо1вательно, с выхода усилителя 25 снимается IHBпряжение, точ|но соответствующее младшему разряду W> результата умножения XY.

Предмет изобретения

Устройство для уокорен ного перемножения двух одноразрядных десятичных чисел, содержащее бло|ки формирования соопветст венно старшего и младшего разрядов произведения, включающие опе|рацио н ные усилители, па ссивные сумматоры, ключевые схемы, пороговые элементы, логические ячейки «И», «ИЛИ» и источники напряжения, отличающееся тем, что, с целью упрощения устройства и обеспечения |возможности работы с многоуро вневыми сипналами, од на .входная клем ма устройства, подключенная,к источнику,на пряжения, соответствующему первому IcoMHoæèòåëþ, соеди нена .со входом первого операционного усилителя и с первым входом первого и пятого сумматоров блока формирования старшего разряда,,друвая входная клемма устройства, подключе н ная,к источнику напряжения, соответст вующему второму сомножителю, под ключена ко входу второго операцио н ного усилителя, .к пер вому .входу второго и второму,вхо.— ду пятого сумматоров формирования старшего разряда и через цепочку последовательно соединенных стабилитронов к первым входам де сяти ключевых схем блошка фор.мирования младшего |разряда, вторые входы которых соединены с выходом illepiBOI.O операцио нного усилителя, который подключении к первому входу третьего tH шестого сумматоров блока формирования старшего разряда, выход второго операционного усилителя,подключении к первому входу четвертого и,второму входу шестого сумматоро в и та кже, IKBK iBblxop перво го QIIIBрадиционного усилителя и четвертый источник напряжения через диод, включенный в обратном направлении, подсоединены к одному из входов суммирующего операцио н ного усили338899

Составитель В. Орлова

Техред Л. Богданова

Редактор Л. Утехина

Корректор Л. Орлова

Заказ 1695/1 Изд. № 658 Тираж 448 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, )К-З5, Раушская паб., д. 4/5

Типография, пр. Сапунова, 2

5 теля блока формирования старшего разряда, третьи входы пятого и шестого сумматоро в подключены соот ветствен1но к третьему и четвертому и сточникам напряжения, а,вторые входы объединенных попарно первого, второго, третьего и четвертого сумматоров подклюЧЕНЫ COOTtBOTICTiBOIHHO К ПЕРВОМУ И IBTOPOM j HCточникам .напряжения, выходы, первых четырех сумматоров через диоды соединены с первой груп пой пороговых элементов, а выходы пятого и.шестого сумматоров через диоды соединены,со второй группой пороговых элементов, выходы первых пороговых элементов обеих групп соединены,со входами пер вой ячейки «И»,,выход которой подключен iKo второму входу суммирующего операционного усилител я блока формирования старшего разряда, вы оды второго порогового элемента первой гру п пы и третьего порогового элемента второй группы, а также третьего порогового элелмента первой группы и второго порогового элемента второй группы подключены соответственно ко входам IBTopoH и третьей ячеек

«И», выходы которых соединены со входами ячейки «ИЛИ», .выход которой подключен к третьему, входу суммирующего операционного

)p усилителя, выходом соединенный с выходом блока формирования старшего разряда и со вторым;вхо дом суммирующего операционного усилителя блока формирования младшего разряда, первый вход IKQTopoI0 подключен к

15 выходам:всех .десяти ключевых схем, а выход соединен с выходом блока формирования младшего разряда».