Четырехфазный распределитель импульсов

 

1

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик, (1

=.1

I .1

Зависимое от авт. свидетельства №вЂ”

Заявлено 12. т 1!1.1970 (№ 1466655/26-9) с присоединением заявки №вЂ”

Приоритет

Опубликовано 14.YI.1972. Бюллетень ¹ 19

Дата опубликования описания 1.VIII.1972

М. Кл. Н 03k 17/00

G 061 1/04

Комитет па делам нзобретеннй н открытий прн Совете Министров

СССР

УДК 621.374.32(088.8) Авторы изобретения Б. М, Мансуров, Я. Д. Мартыненко, P Г. Талибов и В. И. Горячев

Заявитель

ЧЕТЫРЕХФАЗНЫЙ РАСПРЕДЕЛИТЕЛЬ ИМПУЛЬСОВ

Изобретение относится к цифровой вычислительной технике.

Известен четырехфазный распределитель импульсов в виде двухразрядного счетчика с дешифрато ром.

Большое число элементов устройства (два счетных триггера и четыре схемы дешифрации) вызывает значительные трудности при интегральном исследовании.

Цель изобретения — создание схемы на

МОП-транзисторах со взаимно дополняющей симметрией, содержащей значительно меньшее число элементов и обеспечивающий получение четырехфазной серии импульсов без применения схем дешифрации. Это достигается благодаря использованию грех типовых ячеек и двух дополнительных транзисторов п-типа.

На фиг. 1 показана принципиальная схема устройства; на фиг. 2 — диаграмма, поясняющая цикл формирования фаз импульсов.

Распределитель содержит типовые ячейки

1 — 8, транзисторы п-типа 4 — 7, транзисторы р-типа 8 — 10, дополнительные транзисторы 11 и 12. Каждая ячейка имеет псрвый и второй информационные выходы 18 и 14, первый и второй информационные входы 15 и lб, общий информационный вход 17 и 18 — тактовый вход распределителя.

Каждая типовая ячейка представляет собой симметричную схему из двух пар транзисторов п-типа с объединенными стойками и истоками (4, 5 и б, 7) и трех транзисторов р-типа, из которых два (8, 9) имеют общий сток, свя5 занный с истоком третьего транзистора 10, сток которого подключен к шине питания. Исток транзистора 8 связан с общим стоком транзисторов 4 и 5, образуя первый информационный выход 18 ячейки, исток транзистора

10 9 связан с общим стоком транзисторов б и 7, образуя второй информационный выход 14 ячейки. Затворы транзисторов 8 и 9 связаны с затворами транзисторов соответственно 5 и б, образуя первый 15 и второй lб пнформацион15 ныс входы ячейки, а затвор транзистора 10 связан с затворами транзисторов 4 и 7, образуя общий информационный вход 17 ячейки.

Дополнительные транзисторы 11 и 12 включены соответственно параллельно выходам И и

20 14 ячейки 8, причем выход И первой ячейки соединен с затвором транзистора 11, а выход

14 второй ячейки — с затвором транзистора 12.

Второй информационный выход ячейки 1 соединен с первыми информационными вхо25 дами своей ячейки и ячейки 2, первый информационный выход ячейки 2 соединен со вторыми информационными входами ячеек 1 и 2. Первый информационный выход ячейки 8 соединен с общим входом ячейки 1 и вторым

30 входом ячейки 8, а второй информационный

342299

Зо

Таблица

Такты фазы

Ф4

Ф (+) (+) + (+) Ф, Фз (+) 40

3 выход ячейки 3 — с общим входом ячейки 2 и левым входом ячейки 8. Общий информационный вход ячейки 8 служит тактовым входом

18 распределителя, а выходами первой, второй, третьей и четвертой фаз Фь Ф,, Ф, и Ф, распределителя являются соответственно второй информационный выход ячейки 8, второй информационный выход ячейки 2, первый информационный выход ячейки 8 и первый информационный выход ячейки 1.

Рассмотрим работу распределителя. Допустим, что на тактовом входе 18 низкий уровень (— ), а на выходе 18 ячейки 8 высокий уровень (+), т. е. Ф вЂ”вЂ” (+). Низкий уровень на тактовом входе закрывает транзисторы 4 и 7 и открывает транзистор 10 в ячейке 8, Высокий уровень иа выходе 18 ячейки 3 открывает транзистор 5 и закрывает транзистор 8 в ячейке 3, а в ячейке 2 открывает транзисторы 4 и 7 и закрывает транзистор 10. На выходе 13 ячейки 8, выходах 18 и 14 ячейки 2 появляются нули, т. е. Ф вЂ” Фз= (— ). Низкий уровень на выходе 18 ячейки 8 открывает транзистор

10 и закрывает транзисторы 4 и 7 в ячейке 1, а в ячейке 8 открывает транзистор 9 и закрывает транзистор б. Низкий уровень на выходе

18 ячейки 2 открывает транзистор 9 и закрывает транзистор б в ячейке 1, открывает транзистор 9 и закрывает транзистор б в ячейке 2.

Низкий уровень на выходе 14 ячейки 2 закрывает транзистор 12. На выходе 14 ячейки 1 оказывается (+). Этот высокий уровень открывает транзистор 5 и закрывает транзистор

8 в ячейке 1, и выход 13 ячейки 1, равный (— ), закрывает транзистор 11, а в ячейке 2 открывает транзистор 5 и закрывает транзистор 8.

На выходе 18 ячейки 1 появляется (— ), т. е.

Ф4 () °

Рассмотрим случай, когда на тактовый вход

18 поступает высокий уровень (+). Проследим переход распределителя из предшествующего состояния Ф> — — (+) в новое. Высокий уровень на тактовом входе открывает транзисторы 4 и 7 (@i= (— )) и закрывает транзистор

l0 в ячейке 8. Следовательно, на выходе 11 ячейки 3 остается (†). Этот низкий уровень оставит в прежнем состоянии транзисторы 4, 7, 10 в ячейке 1. Низкий уровень на выходе 14 ячейки 8 закрывает транзисторы 4 и 7 и открывает транзистор 10 в ячейке 2, а в ячейке 8 открывает транзистор б и закрывает транзистор 5. Оставшийся без изменения (+) на выходе 14 ячейки 1 оставляет транзисторы б и 5 в ячейке 1 и транзисторы б и 5 в ячейке 2 в прежнем состоянии, значит на выходах 18 ячеек 1 и 2 остаются (— ) . .Низкий уровень на выходах 18 ячейки 2 открывает транзисторы 9 и закрывает транзисторы б в ячейках 1 и 2, следовательно, на выходе 14 ячейки 2 оказывается (+), т. е. Ф,= (+).

Низкий уровень на выходе 18 ячейки 1 закрывает транзистор 11, а высокий уровень на выходе 14 ячейки 2 открывает транзистор 12, При поступлении следующего тактового (— ) закрываются транзисторы 4 и 7 в ячейке 8 и открывается транзистор 10. На выходе

13 ячейки 3 появляется (+), т. е. Фз= (+).

На выходе 14 ячейки 8 остается (— ), т. е, Ф = (— ), так как открыт транзистор 12. Этот (— ) оставляет в прежнем состоянии транзисторы 8 и 5 в ячейке 8 и транзисторы 4, 7, 10 в ячейке 2.

Высокий уровень на выходе 18 ячейки 3 открывает транзисторы 4 и 7 и закрывает транзистор 10 в ячейке 1, а в ячейке 3 открывает транзистор б и закрывает транзистор 9. На выходах 18 и 14 ячейки 1 устанавливаются (— ). Низкий уровень на выходе 14 ячейки 1 открывает транзисторы 8 и закрывает транзисторы 5 в ячейках 1 и 2. На выходе 18 ячейки 2 устанавливается (+), который открывает транзисторы б и закрывает транзисторы 9 в ячейках 1 и 2. Низкий уровень на выходе 18 ячейки 1, т. е. Ф. — — (— ), оставляет закрытым транзистор 11, Нетрудно проследить, что при поступлении на тактовый вход 18 следующего (+) на выходах 18 ячеек 1 и 2 появляются (+), т. е.

Ф,=Ф =Фз= (— ), а затем, при поступлении очередной пары (+), цикл формирования четырех фаз повторяется, что иллюстрируется таблицей и диграммой иа фиг. 2. Таким образом, предлагаемая схема выполняет функцию четырехфазного распределителя.

Предмет изобретения

Четырехфазный распределитель импульсов на МОП-транзисторах со взаимодополняющей симметрией, отличающийся тем, что, с целью повышения надежности, он выполнен на трех типовых ячейках и двух дополнительных транзисторах п-типа, прн этом каждая из типовых ячеек представляет собой симметричную схему из двух пар транзисторов и-типа с объединенными стоками и истоками и трех транзисторов р-типа; один дополнительный транзистор включен параллельно первому информационному выходу третьей ячейки, другой дополнительный транзистор включен параллельно второму информационному выходу третьей ячейки, первый информационный выход первой ячейки соединен с затвором первого дополнительного транзистора, второй информационный выход второй ячейки соединен с затвором второго дополнительного транзистора, второй информационный выход первой ячейки соединен с первыми информационными входами первой и второй ячеек, первый информаци342299

Фиг Г

Фиг 1

Составитель Д. Голубович

Техред А. Камышиикова

Корректор Е, Михеева

Редактор Б. Федотов

Заказ 2275/10 Изд. № 983 Тираж 406 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 онный выход второй ячейки соединен со вторыми информационными входами первой и второй ячеек, первый информационный выход третьей ячейки соединен с общим информационным входом первой ячейки и вторым информационным входом третьей ячейки, а второй информационный выход третьей ячейки соединен с общим информационным входом второй ячейки и первым информационным входом

5 третьей ячейки.