Запоминающий элемент

 

ОПИСАНИ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛаСТВУ

Со1оз Советскин

Социа1!истичеснин

Республик

Зависимое от авт. свидетельства ¹

Заяв 10110 05.V.1971 (№ 1654746. 18-24) с присоединением заявки ¹

Приоритет

Опубликовано 28.Ч11.1972. Бюллетень ¹ 23

Дата опубликования описания 22Л 111.1972

М. Кл. 6 11с 11. 40

Комитет по делам изобретений и открытий при Спвете Министров

СССР

УДК 681.327.67(088.8) Авторы изобретения

В. В. Трушин;1 В. Е. Степенииа

Заявитель

3AПОМИHАЮЩИЙ ЗАЕМЕHT

Изобретение относится к области вычислиТСЛЫIОЙ ТСХ11ПКП.

Известны запоминающие устройства 113 транзисторах со структурой металл — днэлектрик †полупроводн (МДП-транзисторах), построеш!ыс на динамических запомииа!Ощнх элементах.

Недостатком известных динамических запоминающих элементов является то, что они нс могут при хранении информации самостоятельно восстанавливать свое предыдущее состояние.

Предлагаемый запоминающий эленеIIT состоит из одного биполярного и двух МДПТРЗНЗИСТОРОВ И ОТЛИЧЯСТСЯ ТСМ, ЧТО В НС ii 03за биполярного транзистора соединена со стоком одного МДП-транзистора, а эмпттср oи33ТВор $p iiTo! 0 МДП-транзистора подсоединены к источш1ку питания.

Благодаря этому запоминающий элемент обладает способностью самовосстанавлив ать предыдущее состояние прп импульсном питании.

Запоминающий элемент имеет всего три

BbIB0+3, Т3К 1 ЯK H i

Электричсская схема запоминающего элемента приведена на чертеже.

Опа содержит один биполярный транзистор

Т, и два МДП-транзистора Т п Тз. На схеме показана пуш.тиром емкость С», которая представляет собой суммарную емкость затвора

МДП-транзистора Тв относительно истока и подложки, ссли подлож1:,а заземлена, и емкость сток-истока МДП-транзистора Тз. В схе10 ме использу1отся биполярный транзистор типа п-р-п, МДП-транзисторы — р-канальные. На вывод Л при хра IOIIIIII и считывашш информации подаются отрицательные импульсы QTHoсительно выводов Б и В. На выводы Б и 8

15 при стирании и записи информации подаются отрицательные импульсы.

Принцип работы запоминающего элемента заключается в следующем.

Если паразитная емкость С» была заряжена

20 предварительно до порогового напряжения

МДП-транзистора Те, чо последний будет находиться в открытом состоянии, что приведет к открывашпо транзистора Т>, так как в этом случае в цепи база-эмпттер транзистора Т>

25 протекает ток. Открытос состояние транзистора Т, обеспечивает на затворе транзистора Тв напряжение, !1Очги равное Е, которое должно быть выше порогового напряжения МДП-транзисторов, т. с. в схеме возникает положптель

30 03ë обратнал связь по току, которая обесп346750

-Е

40

50

Составитель P. Яворовская

Рсдактор Б. Нанкина Техрсд Л. Богданова Корректор Г. Запорожец

Заказ 2546,4 Изд. № 1075 Тираж 406 Подписное

ЦНИИПИ Комитета по делам изобретении и открытий при Совете Министров СССР

Москва, К-35, Раугвская наб., д. 4 5

Типография, пр. Сапунова, 2 чивает устойчивое состояние схемы (хранение

«1»). При этом транзистор Тз тоже открыт, так как на его затвор подается напряжение выше порогового. Для выключения схемы (стирание логической «1») необходимо подавать на вывод Б отрицательное напряжение, по амплитуде примерно равное напряткению на выводе А и совпадающее с ним IIo времени, а на вывод  — нулевой потенциал, В этом случае отрицательный сигнал на шине Б препятствует протеканию базового тока транзистора Т, в прямом направлении, благодаря чему разрывается цепь положительной обратной связи, а паразитная емкость С„разряжается через открытый МДП-транзистор Тз.

Если теперь на вывод Б подать нулевой потенциал, схема останется в выключенном состоянии (хранение логического «О»), так как

МДП-транзистор Т закрыт (напряжение на

С„=О), следовательно, Т, тоже закрыт (в его цепи база-эмиттер ток не протекает). Открытый МДП-транзистор Тз отводит на землю ток утечки биполярного транзистора Т>, что исключает заряд паразитной емкости С„до порогового транзистора напряжения Тв.

Запись логической единицы осуществляется путем заряда паразитной емкости С„через

МДП-транзистор Тз. Для этого на вывод В подается отрицательное напряжение, которое по амплитуде выше порогового напряжения

МДП-транзистора Тв и по времени совпадает с отрицательным напряжением на выводе А.

Вывод Б в это время должен быть подсоединен к нулевому потенциалу. Как только емкость С„зарядится до порогового напряжения

МДП-транзистора Тв, последний откроется, что приведет к лавинообразному процессу благодаря положительной обратной связи (процесс аналогичен переключению триггера), и схема, перейдет в открытое состояние, соответствующее логической «I».

Пребывание схемы в одном из устойчивы; состояний или переход из одного состояния в другое возможен как при статическом, так и при импульсном напряжении питания, подаваемом на вывод А. Импульсный режим питания позволяет значительйо уменьшить потребляемую мощность при хранении «1», упростить схемы управления оперативного запоминающего устройства, построенного на предлагаемом запоминающем элементе.

Запоминание состояния логической «1» происходит за счет накапливания неосновных носителей в биполярном транзисторе. Следовательно, если предварительно элемент находился в состоянии логической «1», то с приходом импульса питания это состояние подтверждается.

Если элемент находился в состоянии логического «О», т. е. транзистор Тт был в непроводяще;r сcоoсcтTоOя нHиHиH, то накопления неосновных Hpñèòeëей в нем произойти не может, поэтому с приходом импульса питания МДПтранзистор Т,, остается в закрытом состоянии, а транзистор Тз исключает заряд С током утечки транзистора Ть благодаря чему подтверждается состояние логического «О».

Считывание информации осуществляется

15 путем подачи импульсов считывания на вывод

А, Импульсы считывания располагаются в интервале между импульсами питания (хранения) .

Сигнал, характеризующий состояние запо20 минающего элемента, снимается на выводе Б (или В) в виде тока или в виде напряжения при подключении нагрузочного резистора в цепь вывода Б (или В) .

25 Предмет изобретения

Запоминающий элемент, состоящий из одного биполярного и двух МДП-транзисторов, отличающийся тем, что, с целью уменьшения потребляемой мощности и обеспечения самовосстановления предыдущего состояния при импульсном напряжении питания, база биполярного транзистора соединена со стоком одного МДП-транзистора, а эмиттер биполярного и затвор другого МДП-транзистора подсоединены к источнику питания.