Устройство асинхронного ввода двоичной информации в цифровой тракт с двустороннимстаффингом
ОПИСАНИЕ 350!9!
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советских
Социалистических
Республик
Зависимое от авт. свидетельства №
Заявлено 14.Х11.1970 (№ 1600336!26-9) с присоединением заявки №
Приоритет
Опубликовано 04 1Х.1972. Бюллетень № 26
Дата опубликования описания 20.IX.1972
М. Кл. Н 04j 1/14
Номитет по делам изобретений и открытий при Совете Министров
СССР
УДК 621.376.56(088.8) Авторы изобретения
Г. П. Абугов, Ю. А. Алексеев и В. Ф. Зенкин
Центральный научно-исследовательский институт связ
Заявитель
УСТРОЙСТВО АСИНХРОННОГО ВВОДА ДВОИЧНОЙ
ИНФОРМАЦИИ В ЦИФРОВОЙ ТРАКТ С ДВУСТОРОННИМ
СТАФ Ф И Н ГОМ
Изобретение относится к системам связи и может быть использовано в аппаратуре асинхронной передачи двоичной информации.
Известно устройство асинхронного ввода двоичной информации в цифровой тракт методом двустороннего стаффинга, содержащее блок памяти, фазовый компаратор и блок формирования команд. В таких устройствах от числа символов в кодовой комбинации, составляющей команду, зависит достоверность приема команд, которая определяется числом допусти мых сбоев посылок, составляющих команду, не приводящим к нарушению правильности приема этой команды на приемной станции. Увеличение числа команд ведет к уменьшению числа посылок, которыми различаются команды, поэтому для сохранения той же достоверности необходимо увеличить число посылок в команде символов кодовой комбинации.
Целью изобретения является gìåíüøåíèå общего числа команд и повышение достоверности передаваемых сообщений. Это достигается тем, что блок формирования команд содержит узел периодического переключения команд, например счетный триггер, один выход которого подключен ко входу формирователя команды «+», а другой — ко входу формирователя команды « — ». При этом к одному входу узла периодического переключения команд подключен выход фазового компаратора, а на другой вход узла периодического переключения команд подается импульсная последовательность с частотой следования команд, 5 На чертеже изображена функциональная схема предлагаемого устройства.
Устройство содержит блок 1 памяти, фазовый компаратор 2; блок формирования команд, состоящий из узла 3 периодического
10 переключения команд, формирователя 4 команды «+» и формирователя 5 команды
« — »; и схему «ИЛИ» 6. В качестве узла периодического переключения команд может использоваться, например, счетный триггер, один
15 выход которого подключен ко входу формирователя 4, а другой — ко входу формирователя 5. К одному входу узла периодического переключения команд подключен выход фазового компаратора, а на другой его вход подает20 ся импульсная последовательность с частотой следования команд f,, Поступающий на вход устройства линейный сигнал записывается в блоке 1, причем тактовая частота f, сигнала используется для формирования импульсов записи. На распределитель считывания блока 1 подаются три импульсные последовательности, соответствующие временным позициям основного и двух дополнительных подканалов, отводимым для
30 передачи сигнала в цифровом тракте. Считан350191
Предмет изобретения
ЮЬ .таЯ
Составитель Г. Челей
Корректор E. Усова
Техред 3. Таранеико
Редактор Т. Юрчикова
Заказ 3026/2 Изд. № 1283 Тираж 406 Подписное
ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР
Москва,,Ж-35, Раушская наб., д. 4/5
Типография, пр. Сапунова, 2 ный этими последовательностями сигнал поступает на выход устройства.
Импульсы записи и считывания одной из ячеек памяти блока 1 поступают также на компаратор 2, который производит сравнение фаз этих импульсов. Если f,)/и+/в,,где /и— частота несущей основного канала, запас информации в блоке памяти увеличивается и сдвиг фазы становится больше номинального значения, равного половине емкости памяти. 10
Когда этот сдвиг достигает определенной величины, равной порогу дискретизации, с соответствующего выхода фазового компаратора на один из входов счетного триггера подается отрицательный импульс, устанавливающий его в такое положение, при котором оказывается включенным формирователь 4 команды «+».
По этой, команде для считывания дополнительно используется импульс последовательности
/... где /к, — частота второго дополнительного подканала. Информационная посылка при этом передается по второму дополнительному подканалу, что приводит к уменьшению запаса информации в блоке памяти на один бит.
Аналогично, когда при ),(и+/н, сдвиг фазы становится меньше номинального на величину, равну ю шагу дискретизации, фазовый компаратор выдает отрицательный импульс, поступающий на вход триггера 3 и устанавливающий его в такое положение при котором включенным оказывается формирователь 8 команды « — ». По этой, команде пропускается считывающий импульс последовательности
f... информационная посылка по первому дополнптельному подканалу не передается, и запас информации в блоке памяти увеличивается на один бит.
В случае, когда отклонение сдвига фазы от номинального значения не превышает порога дискретизации, фазовый компаратор отрицательных импульсов не выдает и счетный триггер управляется импульсной последовательностью,f, с частотой следования команд. При этом команды «+» и « — » формируются поочередно и результирующее изменение фазового сдвига импульсов записи и считывания остается равным нулю.
Устройство асинхронного ввода двоичной информации в цифровой тракт с двусторонним стаффингом, содержащее блок памяти, фазовый компаратор и блок формирования команд-, отличающееся тем, что, с целью уменьшения общего числа команд и повышения достоверности передаваемых сообщений, блок формирования команд содержит узел периодическоt o переключения команд, например счетный триггер, один выход которого подключен ко входу формирователя, команды «+», а другой — ко входу формирователя команды « — », причем к одному входу узла периодического переключения команд подключен выход фазового компаратора, а на другой вход узла периодического переключения команд подается импульсная последовательность с частотой следования команд.
