Преобразователь интервала времени в двоичныйкод
Союз Советских
Социалистических
Республик
Зависимое от авт. свидетельства №
Заявлено 14.IV.1970 (№ 1431808/18-24) с присоединением заявки №
Приоритет
Опубликовано 21 IX.1972. Бюллетень № 28
Дата опубликования описания 24,Х,1972
М. Кл. Н 03k 13/02
Комитет оо делан изобретений и открытий при Совете Министров
СССР
УДК 681,325(088.8) Автор изобретения
Д. Н. Шмелев
Заявитель
ПРЕОБРАЗОВАТЕЛЬ ИНТЕРВАЛА ВРЕМЕНИ В ДВОИЧНЫЙ
КОД
Изобретение относится к области автоматики и вычислительной техники и служит для измерения интервалов времени.
Известны устройства для измерения интервала времени, содержащие генератор калиброваяной частоты, выход которого подключен к первому входу схемы «И», второй вход которой соединен через схему «НЕ» с выходом первой схемы «ИЛИ», а третий — с выходом триггера, единичный вход которого соединен с первым входом первой схемы «ИЛИ», второй вход которой подключен к .нулевому входу триггера, триггер со счетным входом, выход которого соединен с первым входом второй схемы «ИЛИ», второй вход которой подключен к выходу схемы «И», а выход — входу двоичного счетчика, и источник импульсов.
Недостатком известных устройств является низкое быстродействие преобразования времен ного интервала в двоичный код.
С целью повышения быстродействия в предложенном устройстве установлены последовательно соединенные первая дополнительная схема «И», схема «НЕ», вторая дополнитель,ная схема «И», второй вход которой соединен с выходом первой схемы «ИЛИ», третий— с вых одом генератора калиброванной частоты, а выход соединен со счетным входом триггера. Первый вход второй дополнительной схемы «И» подключен к единичному входу триггера и к первому выходу источника импульсов, а второй вход соединен с пулевы» входом триггера и со вторым входом источника им5 пульсов.
На чертеже приведена функциональная с: сма преобразователя.
Генератор калиброванной частоты 1 соединен с двумя схемами «И» 2, 3 на трп входа, выход одной из которых подк;почеп к счетному входу триггера 4. Выходы этого триггера и второй схемы «И» 2 через схему «ИЛИ»
5 подключены к двоичному счетчику б. Управление двумя другими входами схем «И» осуществляется от второго триггера 7 схемы
«И» 8 и «НЕ» 9 и схемы «ИЛИ» 10 со схемой «НЕ» 11, объединенных по каждому из двух входов.
В исходном состоянии двоичный счетчик б и триггеры 4, 7 находятся в состоянии «О».
Триггер 7 по выходу «1» закрывает схему
«И» 5; схема «И» закрыта отсутствие.,i curna2s ла со схемы «ИЛИ» 10.
Управляющий импульс с первого гхсда источника импульсов 12 передним фронтом устанавливает триггер 7 в состояние «1» и через схсму «ИЛИ» 10 открывает схему «И»
30 8, одновременно при помощи схемы «НЕ» 11