Распределитель импульсов на потенциальных элед1ентах

 

Со!сз Советских

Социалистических

Республик

OllNCAHHE 364Ю9

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства ¹

Заявлено 12.Ч11.1971 (№ 1679288 26-9) .:1. Ь,л. Н 03k 23102 с присоединением заявки №вЂ”

Ко!еитет по делам изобретений и атнрытий при Совете M!!MNGTp!.B

СССР

П риор итет—

Опубликовано 23.Xll.1972. Бюллетень ¹ 4 за 1973 УДЫ 621.374(088.8)

Дата опубликования описания 23.11.1973

Автор изобретен!я

Л. В. Герман

Заявитель

РАСПРЕДЕЛИТЕЛЬ ИМ ПУЛ ЬСОВ

НА ПОТЕНЦИАЛЬНЫХ ЗЛЕМЕНТАХ

11зобретсн1!е относится к области импульсной техники и может быть использовано !в импульсных логических устройствах радиоаппа=:-!Туры различного назначения.

11звестен распределитель импульсо1в !la потенциальных элементах, содержащий разрядные триггеры с раздельными входами и счет!!ый! триггер, выходы единичного и нуле-! oIo плеча которого соответственно подклю 1ены ко Входтlх1 3 становки В II) ëü Всех нечет ных и четны: разрядных триггеров распределителя, схему совпаденг!я и инвертирования.

В пззестном устройстве для формирования одного такта требуется наличие двух г1отенц!1алы1ы i триггеров, один из которых выполняет вспомогательную роль.

Предлагаехн!с устройство отличается от известного тем, что в нем, с целью упрощения схемы, выход нулевого плеча каждого разрядного триггера подключен ко входу установки в единицу следующего разрядного триггера и ко входу элемента совпадения и ин1вертированпя, выход которого подключен ко входу установки в единицу первого разрядного триггера.

На чертеже представлена логическая схема и!редлагаемого распределителя импульсов.

Распределитель импульсов пост1роен на базе потенциальных элементов «И (ИЛИ)—

НЕ» с положительной логикой, т. е. с такой логикой, когда логической ед1!нице соотвстствуст верхний уровень сигнала, а логическому нулю — нижний уровень Il! нала.

В состав распределителя входят триггер

1 со счетным входом и входо;I установки пуля; регистр 2 сдвига со входящими в него

:l-1 три",ãåðàì!! Л с установочными входами,: схема 4 совпа jcf IIIII и инвертирования.

Триггер 1 со счетным входом переключается по счетному входу 5 тактирующими импульсами и фсрмирует па своих выходах

6 и 7 улравля!ощпе инверсные уровни: уровень нуля и уровень единицы соответственно.

Вход 8 тр;1ггера служит для установки нуля.

Регистр 2 сдвига состоит из и-1 разрядов, каждый 113 которых представляет соооН триггер 3 с установочными входами. Входы 9 установки нуля нечетных разрядов регист111! подключены на «единичный» выход 6 Tð!Iããopa 1, аналогичнь:с входы четных р" зрядон регистра — на «нулевой» Dbl .ñä 7 три!. сра 1.

Передача единицы пз разряд» в разряд производится с «нулевого» выхода 10 каждого предыдущего разряда (триггера) на вход

11 установки единицы каждого последующего разряда (триггера) в инверсном кодс. BI Ixoды 10 являются одновременно выходами распределителя «1», «2», «3», ..., «п-l».

Установка нуля четных разрядов регистра производится уровнем нуля непосредственно

3641О9 по входу 12, а установка нуля нечетных разрядов выполняется автоматически по входам

9 при установке нуля триггера 1.

Схема 4 совпадения и инвертирования предназначена,для формирования сигнала на выходе «п» и сигнала запуска триггера 3 первого разряда при обнуленном регистре.

Количество тактов распределителя может быть только четным: n=2; 4, б и т. д.

В исходном ссооссттоояянниии и ррееггиистр 2 сдвига и триггер 8 со счетным входом обнулены. На всех выходах, к роме выхода «и», имеется уровень единицы, При совпадении этих уровней на схеме 4 совпадения и инвертирования на выходе «и» формируется уровень нуля, который одновременно подается на вход ll первого разряда регистра сдвига.

Триггеры первого и других нечетных разрядов блокированы уровнем нуля по входу 9, так как триггер 1 имеет состояние нуля, Первый импульс такта переключает из состояния нуля в состояние единицы триггер 1, который меняет управляющие уровни.

Теперь уровень единицы подан на нечетные раз ряды регистра, а уровень нуля— на четные.

Триггер первого разряда регистра после снятия блокиро|вки устанавливается в состояние единицы. На его нулевом выходе 10 появляется уровень нуля, который подготавливает второй разряд регистра к приему единицы и является выходным сигналом «1» распределителя. Кроме того, этот же сигнал поступаег на схему 4 совпадения и инвертирования. В результате нарушается совпадение сигналов и на выходе схемы 4 формируется уровень единицы, который поступает на выход «и» распределителя и на вход ll первого разряда. На этом заканчиваются переключения элементов до следующего тактирующего им,пульса.

Второй им пульс такта переключает из состояния единицы в состояние нуля триггер 1, в результате чего происходит смена управля|ощих уровней, которые блокируют нечетные и снимают блокировку с четных разрядов (триггеров) регистра. Второй разряд (триггер) репистра, подготовленный по входу П, уста навли вается в состояние единицы и формирует на своем нулевом выходе 10 уровень нуля, который подготавливает третий разряд ретистра к приему единицы и является выходным сигналом «2» распределителя.

Первый разряд регистра с подачей нулевого уровня на вход 9 устанавливается в нулевое состояние и прекращает формировать уровень нуля с нулевого выхода 10. Схема 4 совпадения и инвертирования не вырабатывает сигнала запуска первого разряда, так как несовпадение входных сигналов теперь обес печивается сигналом второго разряда.

Лналогичное переключение разрядов происход IT с каждым гходным тактирующим ньгпульсом распределителя,до тех пор, пока не будет установлен в нулевое состояние послед»шй, (n-1) -ый разряд. С исчезновением единицы в разрядах регистра произойдет сов падение входных сигналов на схеме 4 совпадения и инвертирования, которая сформирует уровень нуля на выходе «и» распределителя и под готовит первый разряд к приему единицы на следующем такте.

Этим заканчивается один цикл формирования сигнала распределителя. Далее циклы повторяются.

Устойчивость работы распраделителя обеспечивается задержкой сигнала при передаче из разряда в разряд или со схемы совпадения в первый разряд регистра сдвига распредели— теля на постоянную величину, представляю30 ,щего сооои время задержки сигнала на один потенциальный элемент «И (ИЛИ) — НЕ». на базе которых построен распределитель.

Предмет изобретения

Раапределитель импульсов на потенциальных элементах, содержащий разрядные триг40 геры с раздельными входами и счетный триггер, выходы единоличного и HvJIBBOI плеча которого соответственно подключены ко входам установки в ноль всех нечетных и четных разрядных триггеров распределителя, схему соВ45 падения и инвертирования, отлича(ощийся тем, что, с целью у прощения схемы, выход нулевого плеча каждого разрядного триггера подключен ко входу установ|ки в единицу следующего разрядного триггера и ко входу элемента совпадения н инвертирования, выход которого подключен ко вящу установки в едщшцу первото разрядного триггера.

364109

Составитель А. Белов

Редактор Г. Котельский

Техред Л. Богданова

1,орректооы H. Стельмах и Л. Царькова

Заказ 23/278 Изд. ¹ 1059 Тираж 404 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, 5К-35, Раушская наб., д. 4/5

Тип. Харьк. фил. пред. «Патент»