Всесоюзная ^ r[i'"ff''^ '"- »1 1 ^ 1 l^: .• ,,,,

 

Союз Советсиит

Социалистические

Республик

О П И С А Н И Е 366580

ИЗОбРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт, свидетельства ¹â€”

Заявлено 21.Х11.1970 (№ 1609420/26-9) с присоединением заявки №вЂ”

Приоритет—

Опубликовано 16Л.1973. Бюллетень ¹ 7

Дата опубликования описания 11.1 т/.1973

М. Кл. Н 04Ь 3/04

Комитет по делам изобретений и открытий при Совете Министров

СССР

УДК 681.327.2:654.93 (088.8) Авторы изобретения

А. Д. Гарамась и В. И. Грубов:

Заявитель

УСТРОЙСТВО ДЛЯ ОБРАБОТКИ ИНФОРМАЦИИ

МНОГОКАНАЛЬНОЙ СИСТЕМЫ

Изобретение относится к области радиотелеметрии.

Известно устройство для обработки и нформации многоканальной системы, содержащее блок кодирования адреса и синхронизатор, один выход которого подсоединен ко входу блока кодирования времени и в каждом канале к первым входам блоков кодирования информации с устранением избыточности, ко вторым входам которых подключены источники информации, а выходы каждого из и разря дов блока кодирования и нформации с уст ранением ее избыточности подключены ко входам и ячеек памяти.

Для увеличения объема передаваемой информации в каждом канале выходы ячеек памяти через схему «ИЛИ» подключены параллельно к первому входу схемы «И» и к первому входу схемы «НЕТ», ко второму входу которой и ко второму входу схемы «И» подключен второй выход синхронизатора, а выход схемы «И» через соответствующие отводы линии задержки подсоединен к первому входу каждой из и дополнительных схем «И», ко вторым входам которых подсоединены выходы соответствующих ячеек памяти. Выходы дополнительных схем «И» каждого канала подключены ко входу дополнительной схемы «ИЛИ», соответствующему данному каналу, причем между первым входом дополнительной схемы

«ИЛИ», и выходом схем «И» в каждом канале включен блок кодирования адреса, а выход блока кодирования времени лодхлючен ко второму входу дополнительной схемы

5 ««ИИЛЛИИ»», выход которой является выходом устройствава.

На чертеже приведена блок-схема предлагаемого устройства.

Устройство состоит из синхронизатора 1, 10 Л вЂ” JN блоков 2 кодирования измерительной информации с устранением избыточности ее, Л +-: А блоков 3 памяти, и ячеек 4 памяти в каждом блоке; N+ N блоков 5 управления импульсами формирования кода адреса и ко15 да измерительной информации; схемы о

«ИЛИ»; схемы 7 «И»; блока 8 кодирования адреса; выходной схемы 9 «ИЛИ»; линии 10 задержки; тг схем 11 «И» в каждом блохе 8 памяти; схемы 12 «HET>:; блока 18 кодирова2o,íèÿ,âðåìåíè.

Сигналы синхронизатора 1 с частотой опроса 1 с управляют работой блоков 2 кодирования измерительной информации. В бло25 ках 2 кодирования всех Т+ Л/ каналов одновременно в течение первого канального интервала происходит преобразование мгновенного значения исходного сигнала S;(t) в двоичный и-разрядный параллельный код. Каждый

Зо разряд кода записывается в блоке 3 памяти

366580 в соответствующую ячейку 4 памяти и xipaнится в течение одного тактового периода.

Причем, если в следующий период опроса

Т,= — значение исходного сигнала S;(t) отF носительно првдыдущего значения находится в там же квантован ном у ровне, с выхода блока 2 кодирования двоичный параллельный код в бланк 3 памяти не выдается. Сигналы, записанные в ячейках 4 памяти, воздействуют в блоке 5 управления импульсаии формирования кода адреса и кода измерительной информации через схему б «ИЛИ» на вход схемы 7 «И», на другой вход которой (только в первом,канале) поступают импульсы с канальной частотой f,=NFp, у которых «вырезан» импульс, совпадающий во времени с им пульсом частоты опроса Fp. При поступлени и первого импульса с канальной частотой на схему 7 «И» первого ка|нала и наличии записанного сигнала в блоке 8;памяти этого же канала, а следовательно и на друroM входе схемы 7 «И», импульс частоты f„ с выхода этой схемы поступает на один из входов блока 8 кодирования адреса, с выхода которого сигнал в виде двоичного т-разрядного последовательного кода через схему 9

«ИЛИ» поступает на выход предлагаемого устройства. Одновременно на вход схемы 7 «И» второго канала первый импульс частоты f,. поступить не может, так как на схеме 12 «НЕТ» первого канала присутствует сигнал запрета, снимаемый с выхода схемы б «ИЛИ». Кроме того, с выхода схемы 7 «И» импульс частоты

/, поступает на вход линии 10 задержки, с выходов которой через время, равное длительности кода адреса, на схеме 11 «И» блока 8 иамяти первого канала, последовательно во времени поступают импульсы считывания кодовой комбинации, отображающей значение исходного сигнала 5;(1). С выхода блока 3 памяти сигнал в виде двоичного и-разрядного последовательного када через схему 9«ИЛИ» поступает также на выход устройства. После окончания формирования информацио н ного кода с и+1 отвода линии 10 задержки импульс поступает на входы «сброс» ячеек 4 памяти первого канала для «стирания» записи информации. С приходом второго импульса частоты „на вход схемы 7 «И» первого канала на ее выходе он будет отсутствовать, так как .на другой вход сигнал с блока 8 памяти через схему б «ИЛИ» не поступает. Но таперь отсутствует сигнал запрета и на входе схемы 12 «НЕТ» и, следовательно, через эту схему второй импульс частоты /, поступает на вход схемы 7 «И» второго канала. При наличии сигнала в блоке 3 памяти второго канала формирование кода адреса и информационного кода происходит описанным способом. В случае отсутствия изменения исходного сигнала S2(t) во втором канале относительно предыдущего квантованного значения, второй импульс частоты f. поступает гранзиТоМ чеуез блок 5 управления второго канала на входы схемы 7 «И» и схемы 12 «НЕТ» третьего канала. Рассматрввая работу устройства аналогичным об разом, можно посмотреть процесс формирования кода. адреса и кода измерительной информации во всех

N+ N каналах. Блок 18 кодирования под воздействием импулысо в синхронизатора 1 с частотой опроса Fp в течение каждого первого канального интервала выдает двоичный последовательный код времени, который с помощью схемы 9 «ИЛИ» замешивается в

20 каждый телемепрический кадр.

Предмет изобретения

Устройство для обработки информации

25 многоканальной системы, содержащее блок кодирования адреса и синхронизатор, один выход которого подсоединен ко входу блока

KojIHlpoBBHlH5i времени и в каждом ка нале к первым входам блоков кодиравания информации с устранением избыточности, ко вто рым входам которых подключены источники информации, а выходы каждого из а разрядов блока кодирования информации с устранением ее избыточности подключены ко вхоЗ5 дам и ячеек памяти, отличающееся тем, что, с целью увеличения объема передаваемой информации, в каждом канале выходы ячеек ,памяти через схему «ИЛИ» подключены параллельно к первому входу схемы «И» и к

40 первому входу схемы «НЕТ», ко второму входу которой и ко второму входу упомянутой схемы «И» подключен второй выход упомянутого синхронизатора, а выход схемы «И» через соответствующие отводы линии задержки

45 подсоединены к первому входу каждой из и дополнителыных схем «И», ко вторым входам ,KoTolpbIx подсоединены выходы соответствующих упомянутых ячеек памяти, а выходы дополнительных схем «И» каждого канала под50 ключены ко входу дополнительной схемы

«ИЛИ», соотвегспвующему данному каналу, причем между первым входом дополнительной схамы «ИЛИ» и выходом упомянутых схем «И» в каждом канале включан блок коN дирования адреса, а выход упомянутого блока кодирования времени подключен ко второму входу дополнителыной схемы «ИЛИ», выход которой является выходом устройства.

366580

Составитель А. Горбачев

Техред Т. Курилко Корректор А. Степанова

Редактор Е. Гончар

Тип. Харьк. фил. пред. «Патент»

Заказ 131/564 Изд. Ки 140 Тираж 678 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССI

Москва, )К-35, Раушская наб., д. 4/5