Дискретное устройство сравнения по фазе двух электрических величин

 

368556

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

М. Кл. G 01г 25/04

Заявлено 23.IV.1971 (№ 1650947/18-10) с присоединением заявки №

Приоритет

Опубликовано 26.1.1973. Бюллетень № 9

Дата опубликова н ия описания 27.III. 1973

Комитет по лелем иаооретеиий и открытий при Совете Министров

СССР

УДК 621.317.77(088.8) Авторы изобретения

В. Ф. Коротков и В. В. Бурыкин

Ивановский энергетический институт им. В. И, Ленина

Заявитель

ДИСКРЕТНОЕ УСТРОЙСТВО СРАВНЕНИЯ ПО ФАЗЕ ДВУХ

ЭЛЕКТРИЧЕСКИХ ВЕЛИЧИН

Изобретение относится к области фазоизмерительной техники и может быть использовано при создании измерительных органов устройств релейной защиты энергосистем.

Известные дискретные фазосравнивающие устройства, содержащие усилители-ограничители, потенциальные логические элементы и устройства преобразования дискретных сигналов в непрерывный выходной сигнал, обладают малым быстродействием и содержат большое число логических элементов.

Цель изобретения — упрощение устройства и повышение его быстродействия. Это достигается тем, что устройство снабжено усилителями-ограничителями, осуществляющими преобразование непрерывных сравниваемых величин в дискретные сигналы, а выбор типов используемых полупроводниковых элементов и их соединения обеспечивают реализацию сложной логической функции при относительно малом числе элементов.

На фиг. 1 представлена блок-схема устройства; на фиг. 2 — принципиальная схема.

Устройство состоит из усилителей-ограничителей 1, 2, потенциальных логических эле,ментов «НЕ» 8 — б; «Память» 7 — 10; «И» 11—

14, «ИЛИ» 15, транзисторов 1б — 20, динисторов 21 — 24, стабилитронов 25 — 28, диодов

29 — 44 и резисторов 45 — 5б.

Устройство работает следующим образом.

Сравниваемые величины А и В подают на входы усилителей-ограничителей 1 и 2, на

5 каждом из двух выходов (А, А и В, В) которых появляются униполярные прерывистые сигналы длительностью полпериода в соответствии с положительными (выходы А, В) и

10 отрицательными (выходы А, В) полупериодами величин А и В. Выходы усилителей-ограничителей соединены с запускающими входами (а) и через элементы «НЕ» 3 — б — с

15 блокирующими входами (б) логических элементов «Память» 7 — 10, выходы которых попарно через двухвходные логические элементы «И» 11 — 14 подключены к входам элемента «ИЛИ» 15. На выходе каждого из эле20 ментов 11 — 14 поочередно появляются сигналы, обеспечивающие наличие непрерывного сигнала на выходе элемента 15 (срабатываА ние) в диапазоне углов 0(ф=агстд — (тт, а

А в диапазоне углов л(т =агс1д — (2тт укаВ занные сигналы отсутствуют (несрабатыва30 ние) .

368556

ЗО

Каждый из усилителей-ограничителей 1 и 2 выполнен на двух транзисторах 1б, 18 и 17, 19 (см. чертеж), базы которых через диоды

37 40, служащие совместно с диодами 41—

44 для защиты от больших входных напряжений, и через резисторы 45 — 48 соединены с минусом источника питания. Это обеспечивает открытое состояние транзисторов при отсутствии на их базах входных напряжений положительной полярности относительно эмиттера. Коллектор каждого транзистора связан с минусом источника питания через две параллельные цепи. Одна цепь состоит из последовательно соединенных диода 38 — Зб, стабилитрона 25 — 28 и резистора 49 — 52, а другая — из диода 29 — 82 и резистора 49 — 52.

Каждый резистор 49 — 52 является общим для двух разнотипных цепей. К точкам объединения указанных цепочек подключены катоды динисторов 21 — 24, напряжение включения которых выбрано выше, а напряжение выключения — соответственно ниже напряжения стабилитронов 25 — 28.

Аноды всех динисторов соединены с базой транзистора 20, на которую подается положительное смещение с помощью резистора

58 и делителя напряжения на резисторах 54, 55, сопротивления которых выбраны таким образом, чтобы транзистор открывался только в том случае, если одновременно открыты любые два динистора. Открытое состояние транзистора 20, характеризуемое протеканием тока в резисторе 5б, соответствует срабатыванию устройства. Если, например, транзисторы 1б и 17 закрыты, что соответствует положительным полупериодам величин А и В, то динистор 21 открывается и остается в открытом состоянии до тех пор, пока не откроется транзистор 17, т. е. пока величина В не сменит знак на отрицательный. Если до этого из-за смены знака величины А откроется транзистор 16, то это не вызовет закрытия динистора 21, так как напряжение стабилизации стабилитрона 25 выше напряжения выключения динистора. Если к моменту закрытия транзистора 17 транзистор 1б открыт, то это не вызовет открытие динистора, так как напряжение включения его выше напряжения стабилизации стабилитрона 25. Остальные динисторы работают аналогично.

Открытое состояние динисторов 21 — 24 соответствует наличию сигналов Х7=Х О на выходах логических элементов «Память» 7 — 10.

В диапазоне углов 0(ф(л в любой момент времен и опирыты два из четырех ди нисторов, что о бусла вли вает открытое состоя ние транзистора 20, т. е. срабатывание устройства.

В диапазоне углов л((2л в любой момент времени открыт только один из динисторов, что не приводит к открытию транзистора 20. Работа устройства не зависит от частоты сравниваемых величин. Максимальное время срабатывания не более полупериода.

Сигнал на выходе устройства при срабатывании имеет непрерывную форму.

Предмет изобретения

Дискретное устройство сравнения по фазе двух электрических величин, содержащее усилители-ограничители, выполненные на транзисторах, и потенциальные логические элементы, отличающееся тем, что, с целью повышения быстродействия и упрощения, оно снабжено пороговым логическим элементом, выполненным на нормально закрытом транзисторе, двумя стабилитронами, двумя динисторами, резистором и двумя диодами, аноды которых соединены с коллекторами транзисторов усилителей-ограничителей, катод одного из диодов присоединен к катоду первого стабилитрона, а катод другого — к аноду второго стабилитрона, включенного в цепи коллектора транзистора другого усилителяограничителя, к резистору, второй вывод которого соединен с минусом источника питания, и к катоду динистора, напряжения включения которого выше, а напряжение выключения ниже напряжения стабилизации стабилитрона, при этом аноды всех динисторов соединены с входом порогового логического элемента.

368556

Фиг. 1

Фиг.2

Редактор В. Фельдман

Заказ 621/14 Изд. № 182 Тираж 755 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4!5

Типография, пр. Сапунова, 2

Составитель А. Изюмов

Техред Т. Курилко

Корректоры: Е. Денисова и Т. Журавлева