Аналого-цифровой преобразователь

 

369702

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства ¹

М. Кл. Н 03k 13/18

Заявлено 24.XI.1970 (№ 161274i3!26-9) с присоединением заявки №

Приоритет

Опубликовано 08Л1.1973. Бюллетень № 10

Дата опубликования описания 24.1V.1973

Комитет по делам изобретений и открытий при Совете Министров

СССР

УДК 681„325(088.8) Авторы изобретения

В. М. Кирпичников и Э. П. Макаров

Уральский ордена Трудового Красного Знамени политехнический институт им. С. М. Кирова

Заявитель

АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к вычислительной технике и может .быть, использовано в регистрирующей аппаратуре отри автоматизации исследований различных процессов.

Известен аналого-цифровой преобразователь, содержащий в каждом разряде унифицированный элемент, преобразователь тока,в напряжение, триггер, две схемы «И», входы которых подключены к выходам триггер разряда, а выходы соединены с одними входами схем «ИЛИ» следующих разрядов, две дополнительные схемы «И», одни входы которых соединены с выходами триггеров разрядов.

Однако известный преобразователь обладает недостаточным быстродействием и большой погрешностью преобразования, так как около половины погрешности преобразования приходится на динамическую погрешность, величина которой различна для четных и нечетных уровней квантования.

С целью повышения быстродействия, уменьшения погрешности и исключения ошибок при считывании в предлагаемом аналого-цифровом преобразователе в каждом разряде, кроме старшего, к выходу унифицированното элемента подключены другой вход первой схемы

«ИЛИ» и первой схемы «И» .непосредственно и другой вход второй схвмы «ИЛИ» и второй схемы «И» через схему «НЕ», другие входы дополнительных схем «И» через блок фцрмирования сигнала считывания соединены свыходами триггера младшего разряда.

На фиг. 1 представлена блок-схема предлагаемого цифрового преобразователя на пять

5 д воичных разрядов; на фиг. 2 — схема унифицированного элемента.

Предлагаемый преобразователь содержит преобразователи 1 — 4 тока .в напряжение, унифицированные элементы 5 — 9, триггеры 10—

14, шину 15 установки «О», схемы «И» 16—

18, схемы «И» 19 — 21, линию задержки 22, схемы «НЕ» 28 — 27, схемы «ИЛИ» 28 — 85, шины 86 — 45 считывания, схемы «И» 46 — 55, формирователь 56 сигнала считывания, транзисторы 57 и 58 токового переключателя, транзисторы 59 и 60 эмиттерных повторителей, резисторы 61 и 62 эмиттерных повторителей, диоды 68 и 64, резисторы 65 и 66, транзисторы 67 — 69, резисторы 70 и 71, конденса20 тор 72.

Преобразователь при скорости изменения входного сигнала U, (t), Hå превышающий веса младшего разряда Ь„за время переход25 ных спроцессов,в одном такте преобразования, работает следующим образом.

В исходном состоянии при U,x(t) =0 весовые токи на преобразователи 1 — 4 тока в напряжения,не подаются, при этом уровень

30 эталонных напряжений унифицированных эле369702

3 ментов 5 — 9, на выходах которых возникает сигнал «О», соответствующий U, ) U,,.

Триггеры 10 — 14 установлены в состоянии

«О» по входу установки «О» сигналом с шины

15. Сигнал «1» распространяется,в младшие по значимости разряды схемы «И» 16 — 18, подготовленные по одному входу сигналом с выходов соответствующих триггеров 11 — 18.

Распространение сигнала «О» is младшие разряды запрещается подачей сигнала iia один из входов схем «И» 19 — 21 с соответствующих выходов триггеров 11 — 13.

Характерными уравнениями квантового сигнала Ui»(t) is процессе преобразования являются

Ui» = h„2a и U» = h„(2a + 1), где а = О, 1, 2... (2 - — 1).

При Ui» = h„(2a+1) равенства UÄ < U» фиксируются в унифицированном элементе (n — i) разряда.

Состояние триггера в данном разряде изменится с «О» на «1» по окончании переходных процессов последовательно в соответствующих линиях задержки, унифицированном элементе, схеме «ИЛИ» и триггере.

При U,, = 2ай„равенство,фиксируется в унифицированном элементе (n — i) разряда, в котором по окончании переходных процессав формируется весовой ток 1(n — i), изменяющий уравень эталонного напряжения параллельно во всех младших по значимости разрядах. Знак приращения уровня эталонного напряжения определяется знаком производной входного сигнала. Одновременно сигнал с выходав унифицированных элементов поступает на схемы «НЕ», «И» и «ИЛИ» для формирования кодов в триггерах 10 — 14. Процессы формирования кода в младших по значимости разрядах протекает параллельно и неза висим о один от другого.

Несоответствие уровня эталонного напряжения и входного сигнала в младших разрядах фиксируется унифицированными элементами в соответствующих разрядах.

По окончании переходных процессов формируются весовые токи, изменяющие уровень эталонного на пряжения одновременно на всех последующих разрядах на величину соответствующего веса. Знак приращения уровня эталонного на пряжения противоположен знаку производной входного сигнала. С,выходов унифицированных элементов 5 — 9 сигнал поступает,на схемы «НЕ» 28 — 27, схемы «ИЛИ»28—

85, вызывающий вторичное (ложное) формирование кода триггерами 10 — 14.

Продолжительность последовательного устанавления переходных процессов,в преобразователях 1 — 4 и элементах 5 — 9 не зависит от числа разрядов.

Процесс формирования кода триггерами

10 — 14 при возрастании протекает следующим образо,м.

В результате преобразования на предшествукицих уровнях квантования триггер в (и — i) разряде находится в состоянии «О», 5

15 го

Зо

50 а в последующих разрядах — в состоянии «1»; сигналом с выхода триггера (n — i) подготовлена одна из схем «И» данного разряда, а другая закрыта сигналом с выхода этого триггера. Эти схемы изменяют свое состояние только под действием сигнала, соответст вующего «1» с выхода унифицированного элемента или с выхода соответствующей схемы

«НЕ».

В результате превышения входным сигналом уровня эталонного на п ряжения в (п — l) разряде сигнал «1» с .выхода унифицированного элемента проходит через соответствующую схему «И», затем через одну из схем

«ИЛИ» 82 — 85 (соответствующую данному разряду) воздействует на входы соответствующих триггеров в последующих разрядах и,переводит их в состояние «О». Однавременно сигнал с выхода унифицированного элемента соответствующего разряда проходит через другую схему «ИЛИ» данного разряда и воздействует,на вход соответствующего триггера.

При убывании входного сигнала процесс формирования кода аналогичен.

Для считывания кода, сформированного триггерами 10 — 14 is шины 86 — 45 числа, в каждом разряде сигнал с выхода тригге.ра подается на один из входов схемы «И»

46 — 55 считывания (is соответствующем разряде), на другой вход этих схем подается сигнал считывания, сформированный в формирователе 56 сигнала считывания при изменении сигнала на выходах триггера в (n — i) разряде.

Унифицираванный элемент (фиг. 2) представляет собой два токовых переключателя, .включенных,па рафазно. Первый токовый переключатель вы полнен .на транзисторах 57 и 58. Транзисторы 59, 60 с резисторами 61 и 62 образуют эмиттерные повторители, из которых через левый подается входной сигнал

U... а через правый — эталонный сигнал.

Диоды 68 и 64,в коллекторной цепи транзисторов:переключателя тока служат для повышения чувствительности. Выходное нацряжение перьвого переключателя тока с резисторов

65 и бб поступает на базы транзисторов 67 и 68 второго;переключателя тока. Транзистор

69 с резистором 70 служит для создания весового тока разряда. Для повышения чувствительности на входе включена цепь из резистора 71 и ко.нденсатора 72.

Предмет изобретения

Аналого-цифровой преобразователь, содержащ ий в каждом разряде унифицированный элемент, преобразователь тока в напряжение. триггер, две схемы «И», входы которых подключены к выходам трипгера разряда, а выходы соединены с одними входами схем «ИЛИ» следующих разрядов, две дополнительные схемы «И», одни входы которых соединены с выходами триггеров разрядов, отличающийся

369702

Фиг. 1 тем, что, с целью повышения быстродействия, уменьшения погрешности преобразования и исключения ошибок при считывании, в каждом разряде, кроме старшего, к выходу унифи цированного элемента подключены другой вход первой схемы «ИЛИ» и первой схемы

«И» непосредственно и :другой вход второй схемы «ИЛИ» и второй схемы «И» через схему «НЕ», другие входы дополнительных схем

«И» через блок формирования сигнала считывания соединены с выходами триггера младшего разряда.

369702

Фиг. 2

Составитель С. Вольнова

Редактор T. Морозова Техред Т, Курилко Корректор Н. Стельмах

Заказ 1083/14 Изд. ¹ 1275 Тираж 780 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, 7К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2