Устройство для декодирования групповых кодов

 

374603

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Фоюв Советских

Социалистических

Республик

Зависимое от авт. свидетельства № 338903

Заявлено 26.1.1970 (№ 1397028/18-24) с присоединением заявки №

Приоритет

Опубликовано 20.III.1973. Бюллетень № 15

М. Кл. G 06f 11/10

Комитет по делам иаобрвтеиий и открытий ори Совете Мииистров

СССР

УДК 681.326.7(088.8) Дата опубликования описания 1 VI.1973

Автор изобретения

А. С. Смирнов

Заявитель

УСТРОЙСТВО ДЛЯ ДЕКОДИРОВАНИЯ ГРУППОВЪ|Х КОДОВ

С ИСПРАВЛЕНИЕМ ОДИНОЧНЫХ ОШИБОК

Изобретение предназначено для телемеханических систем и других систем передачи и приема цифровой информации и используется для циклического декодирования групповых (n, k) -кодов, корректирующих все ошибки от одиночных до t-кратных включительно.

Основным недостатком существующих устройств декодирования групповых (n, k) -кодов, исправляющих многократные ошибки, является большое количество блоков и элементов и сложность функционирования, объясняющая необходимостью обеспечить согласованную работу большого количества блоков устройства.

Цель предлагаемого изобретения заключается в разработке устройства декодирования группового (n, k)-кода, исправляющего ошибки от одиночных до 1-кратных включительно с одновременным упрощением схемы устройства.

В предлагаемом устройстве эта цель достигается использованием известного устройства декодирования групповых кодов с исправлением одиночных ошибок и введением в него счетчика и дешифратора циклов и логических схем с целью обнаружения места ошибки и ее исправления. Для получения циклического режима работы распределителя и для выбора нужной системы клапанов, через которые подаются сигналы на исправление ошибок, применяется счетчик циклов и дешифратор циклов, а для обнаружения номера ошибочного разряда — дешифратор ошибочного разряда.

На чертеже приведена схема устройства циклического декодирования групповых (и, k)-кодов, исправляющих все ошибки от одиночных до t-кратных включительно.

Устройство состоит из информационного регистра 1, проверочного регистра-счетчика 2, 10 схемы выявления исходного состояния 8, счетчика циклов 4, дешифратора циклов 5, дешифратора номера ошибочного разряда 6, логической схемы 7, логической схемы 8, двухвходовых схем «И» 9 и 10, группы многовходовых

15 схем «ИЛИ» 11 и группы схем «И» 12.

Устройство работает в двух режимах.

I режим записи принятой кодовой комбинации. Этот режим осуществляется за один цикл работы распределителя

20 (на чертеже не показан). В начале режима сбрасываются (Уст. «О») информационный регистр 1, проверочный регистр 2 и счетчик циклов 4. Затем за один цикл работы распределителя осуществляется запись информацион25 ных (а,— a„) и проверочных (хт — x„ i,) цифр в информационной и проверочный регистры.

В проверочном регистре-счетчике 2 будет записано проверочное число: если это число равно нулю, то в принятой кодовой комбинации

30 ошибок нет, если число не равно нчлю. тс.374603

N=E +1 и

65 (2) 2 N+1, в принятой кодовой комбинации есть ошибки.

В конце первого режима на вход 18 счетчика циклов 4 подается импульс, Этот импульс проходит через клапан 10 на выход 14 и запускает распределитель, а в счетчике циклов устанавливается число О ..., 01.

При этом на выходе схемы 7 появляется сигнал, переводящий проверочный регистр 2 в режим обратного счета и подготавливающий блок выявления исходного состояния 8 к работе. На этом первый режим работы устройства закачнивается и начинается второй.

II режим — режим исправления о ш и б к и. Этот режим состоит из нескольких циклов, обеспечиваемых распределителем. Число циклов определяется по формуле где и — число разрядов кода, n — k — число проверочных разрядов, Š— знак целой части.

Число циклов определяется максимальным количеством тактов, необходимых для исправления ошибки. А так как в проверочном регистре-счетчике могут быть записаны проверочные числа из диапазона от (О до 2" — — 1), то число тактов приходится устанавливать равным 2" —, а число циклов выбирать по формуле (1).

В конце каждого цикла работы распределителя на вход счетчика циклов 4 с последнего каскада распределителя выдается импульс, который, пройдя через клапан 10, вновь запускает распределитель. Счетчик циклов 4 считает циклы, и на выходах дешифратора б появляются сигналы в заданной последовательности, начиная с провода 1 цикл, затем II цикл и, наконец, N цикл. Эти сигналы подаются на вторые входы соответствующих двухвходовых схем «И», дешифратора номера ошибочного разряда б и подготавливают их к включению.

На первые входы этих схем «И» подаются импульсы от распределителя. Если ошибки исправляются в данном цикле, то один из клапанов открывается и сигналы через соответствующую логическую схему «ИЛИ» 11 подаются на первый вход одной из двухвходн ых логических схем «И» 12. В это же время на общий второй вход схем 12 будет подан сигнал с выхода блока выявления исходного состояния 8, и ошибка исправляется. Окончание второго режима определяется исчезновением сигнала на выходе схемы 8 в тот момент, когда в счетчике циклов будет записано число

Ю, В этот момент схема 10 запирается, и очередной импульс, поданный на вход 18, непроходит через схему 10, и распределитель не запускается. На этом заканчивается второй режим.

Число разрядов r счетчика циклов определяется из соотношения

Число разрядов r, в свою очередь, определяет число входов схем 7 и 8, которые являются

r-входовыми логическими схемами «И» с одним выходом.

Таким образом, сигнал на выходе схемы 7 появляется в том случае, если в счетчике 4 циклов записано число, не равное нулю. Поэтому схема 7 реализует функцию алгебры логики:

f с (у з g* ° ° ° уг) — (у1 у2 ° ° уг) — (v (o)) где gi, у, ..., у, — сигналы, снимаемые с триггеров счетчика циклов;

gi, у,..., у, — отрицания (инверсии) у1, у, ..., у, Запись (V(0)) является записью функции f7 в СДНФ. При этом под знаком логической суммы в круглых скобках записано число О. Знак инверсии над квадратными скобками обозначает, что f7 равна единице на всех двоичных наборах, отличающихся от нуля.

Сигнал на выходе схемы 8 исчезает в тот момент, когда в счетчике записано число N.

Поэтому функцию алгебры логики, реализуемую схемой 8, можно записать в виде

1,(у у ° ° ° g ): (1 (У)Г: V(0 1

N — 1, N+1,..., 2 — 1), где в круглых скобках указаны номера двоичных наборов (чисел), на которых функция foal равна единице.

Блок выявления исходного состояния 8 является логической схемой «И» с(и — k+I) входами и одним выходом. Сигнал на выходе этой схемы появляется в том случае, если в проверочном регистре-счетчике 2 будет записано число, равное единице (00 ... 01) и появится сигнал на выходе схемы 7 (f7— = 1).

Поэтому функция, реализуемая схемой 8, может быть записана в виде

f3,(Х„Х,..., Хц ф, f )—

=хух ...х„ х, /,.

Предмет изобретения

Устройство для декодирования групповых кодов с исправлением одиночных ошибок по авт. св. Ке 338903, отличающееся тем, что, с целью исправления многократных ошибок, в него введены счетчик циклов, дешифратор циклов, дешифратор номера разряда, две логические схемы и группа многовходовых схем

«ИЛИ», причем счетчик циклов соедин ен через одну дополнительную логическую схему со входом второй схемы «И», со сходом проверочного регистра и со входом схемы выявления исходного состояния, через вторую логическую схему со входом первой схемы «И» и через дешифратор циклов со входами дешифратора номера разряда, другие входы которого соединены с выходами распределителя, а выходы — через группу многовходовых схем

«ИЛИ» со входами группы схем «И», последний выход распределителя соединен со входом счетчика циклов.,374603

Составитель В. Крылова

Редактор Н. Данилович Техред T. Ускова Корректор Е. Сапунова

Заказ 1561/8 Изд. Ка 374 Тираж 647 Подписное

IHH11IIH Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, 7К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2