Цифровой фазовый дискриминатор

 

О Л И С А Н И Е 315670

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства № 349007

Заявлено 24Х.1971 (№ 1660294/26-9) с присоединением заявки №

Приоритет

Опубликовано 23Л!1.1973. Бюллетень № 16

Дата опубликования описания 8.VI.1973

М. Кл. G 08с 19/22

G 01г 25/04

Комитет по левам изобретений и открытий при Совете Министров

СССР

УДК 621.317.77.088.36 (088.8) Авторы нзобрсб ения

В. В. Шкирятов, А. Д. Подлиннов и А. В. Шанин

Заявитель

ЦИФРОВОЙ ФАЗОВЫЙ ДИСКРИМИНАТОР

Изобретение относится к цифровым фазое вым дискриминаторам, используемым в радиоизмерительной технике, в частности .для измерения разности фаз между двумя колебаниями в цифровых следящих системах. 5

Известный цифровой фазовый дискриминатор по основному авт. св. № 349007 имеет низкую помехоустойчивость.

Цель изобретения — устранение указанного недостатка. 10

Для этого в дискриминатор дополнительно введены триггер, ключевое устройство, регистр, схемы «И», «ИЛИ» и регистр памяти.

Первый вход ключевого устройства подключен к выходу формирователя импульсов опорного 15 сигнала, а второй к нулевому входу статического триггера. Выход ключевого устройства гюдсоединен к одному из входов введенного триггера, другой вход которого подключен к выходу формирователя импульсов измеряемо- 20 го сигнала. Один из выходов триггера соединен со входом регистра, а другой вход соединен с первым входом схемы «И», второй вход которой подключен к выходу регистра памяти.

На чертеже изображена блок-схема предла- 25 гаемого цифрового фазового дискриминатора, где 1 — формирователь импульсов измеряемого сигнала; 2 — формирователь импульсов опорного сигнала; 8, 4 — статические триггеры; 5 — 7 — вентили; 8 — генератор эталонны: 30 импульсов; 9 — делитель; 10 — регистр опорного числа; 11 — счетчик; 12 — регистр; И— ключевое устройство; 14 — триггер; 15 — регистр памяти; 1б — схема «И»; 17 — схема

«ИЛИ»; ср, — фаза измеряемого сигнала; cpo— фаза опорного сигнала.

Синусоидальные сигналы с измеряемой р, и опорной р, фазами преобразуются в формирователях 1 и 2 соответственно в импульсы той же частоты и поступают на статический триггер 8, формирующий мерный интервал, пропорциональный разности фаз между опорным и измеряемым сигналом.

Этот интервал заполняется эталонными импульсами от генератора 8, а полученное в результате измерений число У;=f«

2 Ую (fp — частота измеряемого сигнала; f... — частота эталонных импульсов), через вентили

5 и б передается в счетчик 11, С приходом очередного опорного импульса с фазой ср, триггер 3 устанавливается в состояние «О» (заканчивается формирование мерного интервала), а триггер 4 устанавливается в состояние «1», открывая тем самым вентиль 7 для прохождения серии управляющих импульсов í"., делитель 9. При переключении триггера 4 происходит блокировка вентиля 5 на время выдачи информации со счет375670 чика 11 и для исключения случайного срабатывания триггера 8 при разности фаз, близкой к 0 или 360 .

Импульс с выхода делителя 9 через регистр

12 производит съем информации со счетчика

11, вводит поправку — N, с регистра 10 в счетчик ll для очередного измерения, а также устанавливает триггер 4 в исходное (нулевое) состояние, снимая тем самым блокировку с вентиля 5. С приходом очередного измеряемого импульса с фазой ср, триггер 8 устанавливается в состояние «1», открывая вентиль б для прохождения импульсов с генератора 8 на счетчик 11, подсчитывающий число импульсов в мерном интервале.

При подавлении шумами измеряемого сигнала с фазой р, триггер 8 не остается в исходном (нулевом) состоянии, и текущая разность фаз не формируется, т. е. на выход устройства будет передаваться максимальное значение измеряемой разности фаз (— iN,), В предлагаемом устройстве этот недостаток устраняется за счет введения дополнительного регистра памяти 15 текущего измерения

ЛЖ;=Ф; — Л „, (ЛУ; — измеряемая разность фаз) и анализирующего устройства, фиксирующего пропадание измеряемого сигнала с фазой ср<, состоящего из ключевого устройства

18, триггера 14 и узлов выдачи информации (схемы «И» lб и схемы «ИЛИ» 17).

Рассмотрим работу предлагаемого устройства при подавлении шумами измеряемого сигнала с фазой, более подробно.

Очередной опорный импульс с фазой р, проходит через ключевое устройство 18 (триггер 8 в исходном состоянии) и устанавливает триггер 14 в состояние «1», открывая схему

«И» lб и закрывая регистр 12, исключая тем

cBMbIM выдачу аномальной информации со счетчика 11. В регистре 15 с каждым измерением обновляется информация со счетчика 11, поэтому в нем хранится предшествующий интервал подавления сигнального импульса с фазой „замер разности фаз, который через открытую схему «И» lб и схему «ИЛИ» 17 считывается на выход устройства. При групповом подавлении измеряемых импульсов с фазой, будет производиться выдача последнего текущего замера (до пропадания импульсов с фазой q,) с регистра 15, и только с приходом ср, информация в регистре памяти 15 обновится, причем триггер 14 установится в исходное

10 («нулевое») состояние, что позволит вновь снимать информацию со счетчика 11 поскольку снимается блокировка с регистра 12 и закрывается схема «И» lб.

С приходом очередного опорного импульса

15 с фазой р, производится переключение триггеров 8 и 4 в положение, обеспечивающее работу делителя 9, выходной импульс которого передает информацию на выход устройства, устанавливает JV„a счетчик 11 с помощью ре2О гистра 10, а триггер 4 возвращает в исходное («нулево=»):остояние для очередного цикла из м ер ения.

25 Предмет изобретения

Цифровой фазовый дискриминатор по авт. св. Хо 349007, отличающийся тем, что, с целью повышения помехоустойчивости, в него допол30 нительно введены триггер, ключевое устройство, регистр, схемы «И», «ИЛИ» и регистр памяти, причем первый вход ключевого устройства подключен к выходу формирователя импульсов опорного сигнала, второй к нулевому

35 входу статического триггера, а выход ключевого устройства подсоединен к одному из входов введенного триггера, другой вход которого подключен к выходу формирователя импульсов измеряемого сигнала, при этом один

40 из выходов триггера соединен со входом регистра, а другой с первым входом схемы «И», второй вход которой подключен к выходу регистра памяти.

375670

Составитель Ю. Еркин

Техред T. Курилко

Корректор А. Дзесова

Редактор В. Девятов

Типография, пр. Сапунова, 2

Заказ 1656/16 Изд. № 1367 Тираж 602 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, K-35, Раушская наб., д. 4/5