Устройство тактовой синхронизации двоичной системы коротковолновой радиосвязи с частотно- временным кодированием

 

389632

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистимеских

Республик

Зависимое от авт. свидетельства №

М, Кл. Н 04l 7/04

Заявлено 07.|Х.1970 (№ 1474316/26-9) с присоединением заявки №

Приоритет

Опубликовано 05Х!!.1973. Бюллетень № 29

Дата опубликования описания 11.1.1974

Государственный комитет

Совета Министров СССР па делам изобретений и открытий

УДК 621.3.072.9(088.8) Авторы изобретения

В. Ф. Елизев, С. Н. Жирнов и В. A. Постников

Заявитель

УСТРОЙСТВО ТАКТОВОЙ СИНХРОНИЗАЦИИ ДВОИЧНОЙ СИСТЕМЫ КОРОТКОВОЛНОВОЙ РАДИОСВЯЗИ С ЧАСТОТНОВРЕМЕННЫМ КОДИРОВАНИЕМ

11Д 3,Е|ЙГ133

Изобретение относится к электросвязи.

Устройство может быть использовано для синхронизации широкополосных систем радиосвязи.

Известно устройство тактовой синхронизации двоичной системы радиосвязи с частотновременным кодированием, содержащее согласованный с половиной посылки фильтр, сумматор полупосылок, блок выделения импульсов перехода, блок демодуляции, счетчик импульсов, блок формирования тактовых импульсов, регистр сдвига. В тактовом устройстве теряется 10 — 20 бод на установление колебаний в фильтре тактовой частоты и решение неопределенности. Кроме того, шумы могут установить на фильтре тактовой частоты напряжение, достаточное для запуска регистра. Тогда решающий блок работает от напряжения шума. Наконец, импульсы изменения полярности формируются с использованием лишь половины энергии посылки, что снижает надежность.

Цель изобретения — повышение надежности устройства.

Предлагаемое устройство отличается тем, что выход селектора свертки посылок и cHIналов перехода через последовательно соединенные блок выбора временных позиций и блок усреднения временных позиций, подключенные, в свою очередь, к блоку восстановления с регистром сдвига, и блок управления, соединенный с блоком демодуляции, подключен к блоку оперативной памяти и решения неопределенности. К двум другим

5 входам последнего соответственно подключены блок восстановления с регистром сдвига и вход блока тактовой подстройки. Выход последнего подключен ко входу первого подстраиваемого делителя, последовательно сое10 диненного со вторым подстраиваемым делителем. Выход второго делителя подключен ко входу блока демодуляции. Выход первого подстраиваемого делителя подключен к одному из входов блока восстановления с регист15 ром сд|вига, к другому входу которого подключен выход «сигнал перехода» блока выбора временных позиций. Выход «свертки сигнала» последнего подключен к одному из входов блока различения полярности сверну20 тых посылок, соединенного с блоком управления, Второй и третий входы блока различения полярности свернутых посылок подключены к первому входу блока восстапов ления с регистром сдвига и к первому входу

25 селектора свертки посылок и сигналов перехода.

На чертеже изображена блок-схема устройства.

Устройство содержит согласованный с по30 ловиной посылки фильтр 1; селектор 2 сверт 389632 ки посылок и сигналов перехода, блок выбора временных посылок 8, блок различения полярности свернутых посылок 4, блок усреднения временных позиций 5, блок тактовой подстройки б, блок восстановления 7 с регистром сдвига, первый подстраиваемый делитель 8, второй подстраиваемый делитель

9, блок демодуляции 10, блок управления 11, блок 12 оперативной памяти и решения неопределенности.

Входной фильтр 1 согласован с каждой половиной сигнальной посылки таким образом, что кодовые импульсы половины посылки, соответствующие «нижним» частотным каналам, сворачиваются в положительный импульс, а соответствующие «верхним» вЂ” в отрицательный импульс.

Выход фильтра 1 подключен ко входу селектора 2, свертывающего свернутые половины посылку и выделяющего импульсы изменения полярности соседних посылок.

Свертка посылки происходит в сумматоре, подключенном к выходу фильтра через инвертор и линию задержки на полпосылки.

Другой сумматор выделяет сигналы перехода, складывая выходное напряжение линии задержки на полпосылки с напряжением с выхода фильтра. Выходы сумматоров подключены через двухтактные выпрямители ко входу блока выбора временных посылок 8.

Выходы двухтактных выпрямителей, кроме того, подключены к третьему сумматору, выход которого соединен с фильтром удвоенной тактовой частоты следования импульсов блока б. Выход селектора свертки посылки подключен ко входу блока различения полярности 4 и ко входу блока демодуляции 10.

Блок 3 содержит устройство стробирования п раз (на интервале времени и полпосылки) уровней двух напряжений, поступающих из селектора 2; элементы запоминания стробирован ных уровней, последовательные ступени сравнения уровней в обеих группах и максимальных уровней обеих групп и схему совпадения (на элементах «И») от каждой ступени сравнения. Выходы элементов

«И», соответствующих позициям свертки сигнала, соединены с ключами в блоке 4, а соответствующих сигналам перехода — с блоком 7. Выходы обеих групп элементов «И», кроме того, объединены и поданы на вход блока 5.

Блок 4 содержит устройство стробирования и раз на интервале длительностью в полпосылки и запоминания стробированных уровней поступающей из селектора 2 свертки сигнала, а также различитель полярности, связанный с запоминающими элементами через ключи. Выход различителя полярности подключен к блоку управления 11.

Блок 5 является индикатором приема сильного сигнала. Он состоит из и регистров сдвига, в которых предусмотрен реверс на одно положение через два такта на третий.

Выходы всех регистров объединены и поданы на блок управления.

Блок б содержит устройство формирования из профильтрованного напряжения удвоенной тактовой частоты следования посылок двух последовательностей тактовых импульсов (с периодом следования, равным длительности посылки), сдвинутых одна относительно другой на полпосылки, и схему совпадения, управляемую формирующим последовательности тактовых импульсов триггером. Схема совпадения стробируется импульсом перехода, подаваемым из блока 7.

Блок 7 содержит рабочий регистр тактовых импульсов и п элементов «И», обеспечивающих совпадение импульса перехода, поступающего с блока 8 по одному из и входов, с одним из тактовых импульсов регистра в прсделах половины посылки. Восстановленные импульсы перехода оказываются задержанными на полпосылки относительно своего истинного значения, потому что сравнение и выбор в блоке 8 происходит в конце каждой половины посылки. Выход блока 7 подключен к схеме совпадения в блоке б и, кроме того, к реверсивному счетчику в блоке 12 с двумя входами, попеременно отпираемыми на время длительности полпосылки.

Делители 8 и 9 включены последовательно и выдают: первый — импульсы с частотой формирования импульсов кода. в посылке, второй — импульсы .с частотой следования посылок. Делитель 8 содержит схему совпадения, к одному из входов которой подключен одновибратор с длительностью импульсов, равной интервалу между продвигающими импульсами первой ступечи делителя, и с цепью запуска, соединенной с выходом блока б. К другому входу подсоединены выходы дополнительных ячеек первой ступени делителя.

Выход схемы совпадения подключен к первым ячейкам обеих ступеней делителя — на запись и на запрещение во все остальные ячейки первой ступени делителя. Благодаря этому оба делителя мгновенно подстраиваются по импульсу фронта посылки из блока б.

Выход делителя 8 подключен ко входу регистра в блоке 7, чем обеспечивается его подстройка в пределах одной кодовой посылки.

Выход делителя 9 подключен к блоку 10 для обеспечения стробирования свертки посылки и считывания накопленного уровня в различитель полярности.

Блок демодуляции 10 содержит последовательно соединенные ключ, управляемый одновибратором, накопитель и различитель полярности. Вход блока 10 подключен к выходу сумматора свертки свернутых половин посылки в селекторе 2, а выход подан на блок 11.

Блок 11 содержит устройства, отпирающие тракт формирования тактовых импульсов в блоке б при непрерывном следовании импульсов с выхода блока 5 и запирающие тракт»а время их отсутствия при пропада389632 нии хотя бы одного импульса; устройства, переключающие вход блока на выход блока

10 при поступлении хотя бы одного импульса из блока 5 (с отключением блока 4), делающие обратную (с предыдущей) коммутацию при пропадании импульсов из блока 5 на время, превышающее 1 сек, и разрешающие запись решения из блока 4 (значности посылок) в оперативные регистры сдвига в блоке 12.

Блок 12 содержит в качестве основныхэлементов два оперативных регистра сдвига, отпираемых на запись от того же триггера, что и реверсивный счетчик числа импульсов перехода (попеременно на время длительности половины посылки), и регистр групповой синхронизации. Оперативные регистры подключены к выходу схемы различения полярности в блоке через ключи в блоках 11 и 12, отпираемые попеременно триггером на времядлительности половины посылки. Регистр групповой синхронизации подключен параллельно на запись к двум предыдущим регистрам через две группы элементов «И», к каждой из которых подсоединен свой одновибратор, связанный по входу с одним из выходов .реверсивного счетчика импульсов перехода, а по выходу, кроме того, и через дифференцирующую цепочку — обмотками считывания своего регистра оперативной памяти. При заполнении реверсивного счетчика происходит мгновенная перезапись решения в регистр групповой синхронизации из того оперативного регистра, в который полярность записывалась одновременно с импульсами перехода (учтена задержка импульсов перехода на полпосылки в блоках 8 и 7). Одновременно с импульсом перезаписи переключается тракт записи решения напрямую, в регистр групповой синхронизации.

Предмет изобретения

Устройство тактовой синхронизации двоичной системы коротковолновой радиосвязи с

5 частотно-временным кодированием, содержащее согласованный с половиной посылки фильтр, выход которого подключен к блоку демодуляции через селектор свертки посылок и сигналов перехода, подключенный к блоку

10 тактовой подстройки, к первому входу которого подключен блок восстановления с регистром сдвига, отличающееся тем, что, с целью повышения надежности, третий выход селектора свертки посылок и сигналов пере15 хода через последовательно соединенные блок выбора временных позиций и блок усреднения временных позиций, подключенные, в свою очередь, к блоку восстановления с регистром сдвига, и блок управления, соеди20 ненный с блоком демодуляции, подключен к блоку оперативной памяти и решения неопределенности, к двум другим входам которого соответственно подключены блок восстановления с регистром сдвига и первый вход

25 блока тактовой подстройки, выход которого подключен ко входу первого подстраиваемого делителя, последовательно соединенного со вторым подстраиваемым делителем, выход последнего подключен ко входу блока демоЗО дуляции, а выход первого,подстраиваемого делителя подключен к одному из входов блока восстановления с регистром сдвига, к другому входу которого подключен выход «сигнал перехода» блока выбора временных по35 зиций, а выход «свертки сигнала» последнего подключен к одному из входов блока различения полярности свернутых посылок, соединенного с блоком управления, причем вто- рой и третий входы блока различения поляр40 ности свернутых посылок подключены к первому входу блока восстановления с регистром сдвига и к первому входу селектора свертки посылок и сигналов перехода.

389632

Составитель М. Порфирова

Техред T. Курилко

Редактор Б. Федотов

Корректоры: Л, Корогод и А. Николаева

Подписное

Типография, пр. Сапунова, 2

Заказ 3509i Изд. Ко 972 Тираж 678

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5