Вычислительно-логическое устройство

 

393741

ОП g. Е

ИЗОБРЕТЕНИЯ

Союз СоветскиМ

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства №

Заявлено 27.1Ч.1970 (№ 1433301 18-24) с присоединением заявки №

Приоритет

Опубликовано 10.Ч111.1973. Бюллетень № 33

Дата опубликования описания 21.Ш.1974

М. K,ë. G 06f 9/06

Государственный комитет

Соввта Министров СССР па делам изобретений и открытий

УДК 681.3.056 (088.8) Авторы изобретения

Заявитель

В. Г. Колосов и В. Ф. Мелехин

Ленинградский ордена Ленина политехнический институт им. М. И. Калинина

ВЫЧИСЛHTEJlbHO-ЛОГИЧЕСКОЕ УСТРОЙСТВО

НА МАГНИТНОМ ОПЕРАТИВНОМ ЗАПОМИНАЮЩЕМ

УСТРОЙСТВЕ С МИКРОПРОГРАММНЫМ УПРАВЛЕНИЕМ

Устройство относится к вычислительной технике.

Известны вычислительно-логические устроиства на магнитном оперативном запоминающем устройстве с микропрограммным управлением, содержащие контрольные импульсные формирователи тока, цепь циклического сдвига кодов и реверсивные ключи, выходы которых соединены с адресными шинами накопителя на магнитных сердечниках с ППГ. В таком устройстве логические операции выполняются непосредственно в ячейках

МОЗУ (магнитное оперативное запоминающее устройство), адресные шины которых соединены с реверсивными ключами. Эти ячейки составляют небольшую часть всего накопителя, названную функциональной. Для управления вычислительным устройством предлагается использовать методы микропрограммирования и синтезировать управляющее устройство также на адресных линейках

МОЗУ. В этом случае входами реверсивных ключей могут управлять специальные выходы усилителей чтения по специальным диодам, объединенным своим сигналом совпадения.

При таком построении микропрограммного автомата для кодирования каждого управляющего сигнала, поступающего на вход реверсивного ключа, требуется специальный двоичный разряд в кодовой части микроком анды.

Рассмотренному вычислительному устройству присущи три недостатка:

1) для выполнения логических операций числа, хранящиеся в основном накопителе

5 МОЗУ, необходимо передать в функциональную часть, что снижает быстродействие и усложняет программу;

2) при одинарном кодировании управляющих сигналов требуется большое число раз10 рядов в кодовой части микрокоманды, и принятая в устройстве длина слова может оказаться недостаточной для размещения микрокоманды. Размещение микрокоманды в двух адресах ведет к усложнению схемы и сниже15 нию быстродействия. Двоичное кодирование набора управляющих сигналов требует для построения микропрограммного автомата специализированных устройств — дешифратора и шифратора. Шифратор соответствует опреде20 ленным микропрограммам и лишает устройство универсальности;

3) для каждого адреса функциональной части накопителя, т. е. для каждого адреса, в котором возможно выполнение логических

25 операций, требуется свой реверсивный формирователь с памятью, входами настройки и изменяемой амплитудой.

Цель предлагаемого устройства — повышение быстродействия и надежности устройства.

30 Достигается она тем, что в предлагаемом устройстве одни входы матричного коммута393741 формирователями координатных токов 17 и

29. Пусть I„, — координатный ток в i-той вертикальпои шине, подключенной к выходу

28 i-того формирователя 17. За положительное примем направление тока 1,. от выхода

28 во внешшою цепь. Состояние сердечника

13, в которое он намагничивается током 1,, примем за единицу 1, — ток в j-той горизонУ, тальной шине, подключенной к выходу 39

1-того формирователя 29. За положительное примем направление тока I„из внешней цепи к выходу формирователя 39. Ток l намагничивает сердечники трансформаторов 13 в состояние «нуль». За положительное направление тока I, в адресной шине 2 примем такое, которое намагничивает сердечники линейки

МОЗУ в состояние «единица». Выходная обмотка 16 включена так, что положительный выходной ток I, намагничивает сердечник трансформатора 13 в состояние «единица».

С учетом принятых обозначений для трансформатора 13, находящегося в i-том столбце и j òîé строке, можно написать

25 В Iz .— — (1;,  — I„. Ю вЂ” F,)Sign)C

X (1„% — 1 % )А, где W„, W„, W„— числа витков в обмотках

15, 14, 16;

F, — м.д.с., необходимая для перемагничивания сердечника трансформатора 13;

А — логическая функция: А=1, 35 если сердечник трансформатора 13 находится в состоянии, противоположном действию результирующей м.д.с.; А =О, если сердечник намагничен в состояние, соответствующее дейс вию результирующей м.д.с.

Поставим в соответствие импульсам токов

I„, I,„ I переменные z, к, у:

I, 0

z 0

+1, 1 1

1o11 z +

Ю,.

+ 0,5 1, :1: 0,5

Fñ 0,51о1 + с

11 х

+ 0,5

F, 1 0

- 1

I 0

1o+z +

У W, У

g х 0

В исходном состоянии все сердечники трансформаторов 13 намагничены в «нуль».

Цикл работы матричного устройства форми60 рования импульсов тока в адресных шинах 2 занимает пять тактов:

«НС» — такт настройки трансформаторов матрицы для считывания;

«С» — такт считывания линейки накопи65 тел я; тора подключены к выходам реверсивных координатных формирователей, а другие— к выходам нереверсивных координатных формирователей. Управляющие входы каждого координатного формирователя подсоединены к соответствующим выходам регистра кода микрокоманды, а входы считывания координатных формирователей подключены к выходам тактового блока.

На чертеже изображена схема вычислительно-логического устройства с выполнением преобразований в накопителе МОЗУ.

Устройство содержит накопитель 1 на магнитных сердечниках с ППГ с адресными шинами 2 и разрядными шинами 3, усилители воспроизведения 4, блок коммутации сигналов 5, регистр регенерации 6 с формирователями разрядных импульсов тока, устройство управления 7, в которое входят тактовый блок 8, логический блок 9, регистр кода мир оком анды 10, регистр адреса микрокоманды 11, дешифратор 12; матричный коммутатор, содержащий m трансформаторов 13 на сердечниках с ППГ со входными обмотками 14 и 15 и с выходной обмоткой 16;

m реверсивных формирователей 17 координатных импульсов тока по координате х со входами управления 18 — 22, входами считывания 23 — 27 и выходом 28; нереверсивные формирователи 29 со входами управления

30 — 34, входами считывания 35 — 38 и выходом 39.

Трансформаторы 13 составляют прямоугольную матрицу mQn, обмотки 14 в каждой строке соединены последовательно и подключены к выходу 39 соответствующего формирователя 29. Обмотки 15 в каждом столбце соединены последовательно и подключены к выходу 28 соответствующего реверсивного формирователя 17. Выходная обмотка 16 каждого трансформатора через резистор (или нелинейный элемент) 40 подсоединена к соответствующей адрееной шине 2 накопителя 1.

Входы управления координатных формирователей 17 и 29 соединены с выходами регистра кода микрокоманды 10 и первой ступени дешифратора адреса микрокоманд 12, входы считывания — с выходами тактового блока 8.

Разрядные шины 3 накопителя 1 соединены 50 со входами усилителей воспроизведения 4 и выходами регистра регенерации 6. Выходы усилителей 4 через блок коммутации 5 подсоединены ко входам регистра регенерации 6, регистра адреса микрокоманд 11, регистра 55 кода микрокоманд 10, логического блока 9.

Выходы логического блока подсоединены к управляющим входам блока коммутации 5 и регистра регенерации 6. Выходы регистра адреса микрокоманд 11 подсоединены ко входам дешифратора первой ступени 12.

Для формирования в адресных шинах 2 импульсов тока различной величины и полярности используются импульсные трансформаторы 13 на сердечниках с ППГ, управляемые

393741

JIJb po

Такт ,H3"

Токт „3" Такт „НУ"

Такт „С

Такт „НС"

Операция пп

Считывание адреса и запись (регене- z рация) в адрес ij k ij х; хгг

k-, i

Уг

Уг

Ау

+0,5

0 — 0,5

0 — 1

0

+0,5

0 — 0,5

0 — 1

)

0

Считывание адреса

zk -г-i1

xi хг, k+i

Vu

Афу

0 — 1

Считывание адреса гг1 с инверсией гг

k+i

Xl хг

k=i

Уг

У- 1 — 0,5

+0,5

+1 — 0,5

+0,5

0,5

0 — 0,5

0

+0,5

0 — 0,5

0 — 1

)

0

Запись в адрес гггр с конъюнкцией

k mp х,„ хг, k= и

Ур

Угг

k p

«НЗ» — такт настройки трансформаторов для записи в накопитель;

«3» — такт записи в накопитель МОЗУ;

«НУ» — такт начальной установки сердечников трансформаторов в «нуль».

Требуемые последовательности импульсов тока в адресных шинах z и соответствующие им последовательности импульсов тока в координатных шинах х и у при выполнении различных операций в МОЗУ представлены в таблице.

Характеристику требуемых последовательностей импульсов при выполнении различных операций в МОЗУ можно получить путем суперпозиции таблиц, соответствующих заданной операции при считывании (2 или 3) и записи (4 или 5). Адреса при считывании

4 Запись в адрес гггр я„,р с дизъюнкцией zq

Мантр хггг хг, lг и

Угг

l и записи могут совпадать и отличаться. Запись может производиться одновременно в несколько адресов (в пределе — во все). Как видно из таблицы, импульсы тока в адресных

5 шинах во время вспомогательных тактов

«НС», «Н3» и «НУ» по абсолютной величине равны 0 или 0,5 и, следовательно, не могут изменять состояние сердечников накопителя, так как токи в разрядных шинах бывают

10 только во время такта «3».

Требуемые последовательности координатных токов формируются с помощью г-того реверсивного формирователя 17, последовательности 1,,1 — с помощью -того формирова15 теля 29.

Операция 1 в таблице обычно выполняется при считывании и регенерации микрокоман393741

К+1 —:К+4 код х х х xl

К+ 5 —:К+ 8 код х2х2х2х2

2 3 4.5

В разрядах

В разрядах

В разрядах К+4т — 3 —:К+4m код х х, „х х5

В разрядах К+4т+1 К+4т+4+4п код у1у1 у у

В разрядах К+4т+4п — 3 —:К+4т+4п код у,упу у

2 3 4 5

Номер разряда К+1 К+2 К+3 К+4

0 10 00 10 0 000 1 0 1 0

2 3 4 5 2 3 4 5 2 3 4 5 2 3 4 5 х хУ х х х2 х2 х2 х2 Pl Pl PI PI У2 У2 Р2 У2

Код микрокоманды

Характеристика

2 3 4 5

Х, XI, XI, XI

2 3 4 5 у19 pil у 11 ll I

65 ды, операции 2 — 5 выполняются над числами в МОЗУ в соответствии с кодом микрокоманды. Адрес микрокоманды кодируется в двоичном коде. Рассмотрим способ кодирования набора управляющих сигналов. Для выполнения операций 2 — 4 по какому-либо адресу Ц необходимо указать координаты этого адреса x=i и p=j, а также характер операции. Для каждой из четырех операций

2 х =1, если необходимо выполнить операцию 2 в адресе, у которого координата x=i;

2 х =О, если в адресе, у которого координата х=, операция 2 не должна выполняться.

Номер операции 2 —:4 соответствует таблице.

В примере закодировано выполнение операции 2 (считывание в прямом коде) по адресу 1 — 1 и операции 4 (запись с дизъюнкцией) по адресам 1 — 1, 2 — 1. Первая цифра адреса соответствует координате х, вторая— координате у.

Рассмотрим последовательность работы вычислительного устройства при выполнении микрокоманды.

Перед началом цикла выполнения микрокоманды в регистре 11 хранится код адреса микрокоманды.

Первый такт. Считывание кода адреса микрокоманды, расшифровка его дешифратором первой ступени 12, содержащим две части для расшифровки координат х и у. Выходы дешифратора 12, соответствующие координате х, соединены со входами настройки 18 формирователей 17, соответствующие координате д — со входами настройки 30 формирователя 29. Допустим, что хранился код адреса 2 — 2 (для упрощенного примера на четыре адреса). Тогда импульсы с выхода дешифратора намагничивают «вверх» сердечники трансформаторов второго формирователя 17 и сердечник трансформатора второго формирователя 29.

Второй такт. Считывание формирователей

17 по цепям 24 и формирователей 29 по цепям 36. При этом в соответствии с настройкой получают х = — +1, у —— +1, х,= у2 — — О. (2 — 5) отводится один двоичный разряд кода микрокоманды. Таким образом, для управления матрицей mQn (m п адресами накопителя) требуется 4m+4n двоичных разрядов микрокоманды. Итак, микрокоманда имеет следующий формат: в разрядах 1 — k хранится код адреса следующей микрокоманды; уу =0, если операция 2 не выполняется

2 или выполняетсч по адресу, у которого координата у=j;

pJ =1, если выполняется операция 2, причем по адресу, у которого координата у .

Пример кодирования операций в матрице

2х,2:

На выходе трансформатора 13 с координатами 2 — 2 получают z= — 1, а сердечник трансформатора намагничивается в состояние

«единица». Под действием тока в адресной шине 2 — 2 из МОЗУ считывается код микро40 команды. Через усилители воспроизведения 4 и устройство коммутации сигналов 5 этот код записывается в регистр регенерации 6 и регистры адреса и кода микрокоманды 11 и 10.

Третий такт. Регенерация микрокоманды

45 по адресу 2 — 2 МОЗУ. С этой целью происходит считывание формирователей 17 по цепям 26 и формирователей 29 по цепям 38.

В соответствии с произведенной в первом такте настройкой получают х2 — — 0,5, х —— О, 50 у1 — — у2 — — О. На выходе трансформатооа 13 с координатами 2 — 2 получают z=+0,5. Одновременно сигнал из управляющего устройства

7 считывает регистр регенерации 6. Выходные импульсы тока поступают в разрядные шины

55 3, и считанный код записывается по адресу

2 — 2.

Четвертый такт. Считывание кода микрокоманды из регистра 10. При этом импульсы с выходов

60 поступают на входы настройки 19 — 22 формирователя 17, а импульсы с выходов

393741

9 на входы настройки 31 — 34 j-того формирователя 29. Допустим, что код микрокоманды соответствует рассмотренному выше примеру.

Тогда намагничиваются «вверх» сердечники трансформаторов первого формирователя 17, сердечники трансформаторов второго формирователя 17, сердечники второго формирователя 29.

Пятый такт — такт НС». Тактовый импульс проходит по цепи считывания 23 формирова- 10 телей 17 и по цепи 35 формирователей 29.

В соответствии с настройкой формирователей получают х,=О, х,=О, у,=О, у,=О, z,=0.

Шестой такт — такт «С». Тактовый импульс проходит по цепям 24 формирователей

17, по цепям 36 формирователей 29. В соответствии с настройкой получают: х, +1,х, О,у,— O,у, 1, z„= — 1, zf,— — О, А/ 11.

В линейке 1 — 1 считывается код, который записывается в регистр регенерации 6.

Седьмой такт — такт «Н3». Тактовый импульс проходит по цепи 25 формирователей

17 и по цепи 37 формирователей 29. При этом получают: х,=05;х,=015фд,=О;д,=1;г„= — 05;

30 г„= — 0,5; г.,=О; г„=О.

Восьмой такт — такт «3». Тактовый импульс проходит по цепи 26 формирователей

17 и по цепи 38 формирователей 29. Получают 35 х,= — 05; х,=О; у,=О; у,=О; г„= Оф5з г„= гд, — г2, — — О.

Одновременно считывается регистр регенерации 6, и код считанного числа по разрядным 40 шинам 3 поступает в накопитель. Этот код с дизъюнкцией записывается в линейки адресов 1 — 1, 2 — 1.

Девятый такт — такт «HV». Тактовый импульс проходит по цепи 27 формирователей

17. Получают х,= — 05; х,=О; у,=О; у,=О; г„= 0,5) г„= г„= г„= О.

Никаких изменений в накопителе не происходит. Сердечники трансформаторов 13 оказываются намагниченными в «нуль».

Чтобы увеличить число разрядов в кодовой части микрокоманды, можно разместить микрокоманду в нескольких адресах накопителя либо записать ее в специальном ПЗУ, число разрядов которого превышает число разрядов основного накопителя 1.

Предмет изобретения

Вычислительно-логическое устройство на магнитном оперативном запоминающем устройстве с микропрограммным управлением, содержащее матричный магнитный накопитель, выходы которого через усилители воспроизведения, блок коммутации и логический блок подключены к соответствующим входам регистров кода и адреса микрокоманды, другие входы которых соединены с выходом тактового блока, матричный коммутатор, дешифратор, реверсивные и нереверсивные координатные формирователи импульсов тока, один вход каждого из которых подсоединен к соответствующим выходам дешифратора, отличаюи1ееся тем, что, с целью повышения быстродействия и надежности устройства, одни входы матричного коммутатора подключены к выходам реверсивных координатных формирователей, а другие — к выходам нереверсивных координатных формирователей, управляющие входы каждого координатного формирователя подсоединены к соответствующим выходам регистра кода микрокоманды, а входы считывания координатных формирователей подключены к выходам тактового блока.

39374!

Составитель В. Гордонова

Текред Т, Курилко Корректоры: Е. Давыдкина и В, Петрова

Редактор Б. Федотов

Типография, пр. Сапунова, 2

Заказ 569/3 Изд. М 215 Тираж 647 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5