Патент ссср 403049

 

В

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

403049

Союз Советских

Социалистимеских

Республик

Зависимое от авт. свидетельства №

Заявлено 19.Х!.1971 (№ 1716041/26-9) с присоединением заявки №

Приоритет

Опубликовано 19.Х.1973. Бюллетень № 42

Дата опубликования описания 6.111.1974

М. Кл. Н 03k 13/04

Государственный комитет

Совета Министров СССР оо делам изобретении и открытий

УДК 681.325(088,8) Авторы изобретения

С. А, Куст, Д, В. Пуцыкович и Б. А. Тонаканов

Заявитель

ПРЕОБРАЗОВАТЕЛЬ КОДА В НАПРЯЖЕНИЕ

Изобретение относится к области вычислительной техники и применяется в различного рода цифро-аналоговых вычислительных устройствах.

Известен преобразователь кода в напряжение, содержащий регистр входной информации, усилители мощности с ключевыми элементами по числу разрядов, декодирующую матрицу, логические элементы «И», «ИЛИ—

НЕ».

Недостатком известного устройства является низкая помехоустойчивость в режиме храпения запомненной цифровой информации, выражающаяся в ложных срабатываниях триггеров регистра при воздействии импульсных помех на информационные входы, другие участки схемы и при кратковременных перерывах и выбросах напряжения источника питания.

С целью повышения помехоустойчивости оно содержит управляющий триггер, входы которого через переключатель соединены с источником управляющего сигнала, а в каждый разряд преобразователя введены два инвертора и инерционное звено, причем выход каждого из элементов «И» соединен со входами элемента «ИЛИ вЂ” HE», выход которого через первый инвертор и усилитель мощности подключен ко входу ключевого элемента и через резистор ко входу инерционного звена и входу второго инвертора, выход которого соединен со входом первого элемента «И», второй вход которого подключен к нулевому выходу управляющего триггера, вход второго элемента «И» соединен с единичным выходом управляющего триггера.

На чертеже представлена схема предлагаемого преобразователя кода в напряжение.

Предлагаемое устройство содержит цепи

lo двух потенциальных команд 1 и 2, регистр 3 приема входной информации, переключатель

4, управляющий триггер 5, усилитель мощности 6 с ключевым элементом 7 и декодирующую матрицу 8. В каждом разряде преобразователя имеются два инвертора 9, 10, инерционное звено, состоящее из конденсатора 11 и резистора 12, и два двухвходовых логических элемента «И» 13 и 14, выход каждого из которых соединен со входом двухвходового

20 логического элемента «ИЛИ вЂ” HE» 15, соединенного через инвертор 10 с усилителем мощности 6, подключенным к управляющей цепи ключевого элемента 7 и через резистор 16 — к инерционному звену и входу инвертора 9; вы25 ход последнего соединен со входом элемента

«И» 14, второй вход которого соединен с нулевым плечом управляющего триггера 5, причем один из входов элемента «И» 13 соединен с выходом триггера памяти регистра 3 приема

Зо входной информации, а другой вход элемен403049 та «И» 13 соединен с единичным плечам управляющего триггера 5, входы которого соединяются с общим проводом схемы через переключатель 4, управляемый потенциальными командами 1, 2.

Устройство работает следующим образом.

В исходном состоянии команды 1 и 2 включения и выключения защиты памяти отсутствуют и с помощью переключателя 4 единичный вход управляющего триггера 5 соединен с оощим проводом схемы, при этом на единичном плече триггера возникает «1», а на нулевом плече — «О». На входе логического элемента

«ИЛИ вЂ” НЕ» 15, соединенного с выходом логического элемента «И» 14, присутствует логический «О» (независимо от состояния усилителя мощности б и инвертора 9).

В это время на вход усилителя мощности б через элементы «И» 13 «ИЛИ вЂ” HE» 15 и ипвертор 10 передается состояние триггера памяти Т» регистра 3 входной информации. Выходной сигнал усилителя мощности 6 поддается в управляющую цепь ключевого элемента 7, и ключ этого разряда матрицы 8 находится в соответствующем состоянии. Любые сбои информации триггера памяти Т» регистра 3 входной информации приводят к изменению состояния ключевого элемента 7 и изменению выходного напряжения преобразователя кода в напряжение.

После подачи потенциальной команды 1 (включение защиты памяти) срабатывает переключатель 4 и состояния на выходе управляющего триггера 5 изменяются на противоположные первоначальному. При этом (независимо от состояния триггера памяти Т» регистра 3 входной информации)- на входе элемента «ИЛИ вЂ” НЕ» 15, соединенного с выходом элемента «И» 13, присутствует логический

«О», а сигнал с выхода инвертора 9 («О» или

«1»), определяемый выходным сигналом усилителя мощности 6, поступает на второй вход элемента «ИЛИ вЂ”.НЕ» 15 с таким значением, что на выходе усилителя мощности б поддерживается первоначальное состояние, т. е. то, которое было в момент подачи команды 1 (включение защиты памяти), Поскольку постоянная времени RC-звена выбирается заведомо больше возможной длительности помехи, то за время действия импульсной помехи или при кратковременном перерыве напряжений источника питания напряжение на входе инвертора 9 пе успевает измениться до уров10 ия его срабатывания, и на выходе усилителя мощности б по-прежнему поддерживается первоначальное состояние.

Остальные разряды преобразователя работают аналогично рассмотренному.

1s Для записи и переработки новой входной информации схема переводится в первоначальное состояние потенциальной командой 2 (команда выключения защиты памяти).

Предмет изобретения

Преобразователь кода в напряжение, содержащий регистр входной информации, усили25 тели мощности с ключевыми элементами по числу разрядов, декодирующую матрицу, логические элементы «И», «ИЛИ вЂ” НЕ», отличаюи1ийся тем, что, с целью повышения помехоустойчивости, он содержит управляющий

30 триггер, входы которого через переключатель соединены с источпиком управляющего сигнала, а в каждый разряд преобразователя введены два инвертора и инерционное звено, причем выход каждого из элементов «И» сое35 динен со входами элемента «ИЛИ вЂ” НЕ», выход которого через первый инвертор и усилитель мощности подключен ко входу ключевого элемента и через резистор ко входу инерционного звена и входу второго инвертора, 40 выход которого соединен со входом первого элемента «И», второй вход которого подключен к нулевому выходу управляющего триггера, вход второго элемента «И» соединен с единичным выходом управляющего триггера.

Составитель А. Кузнецов

Редактор М. Афанасьева Техред А. Камышникова Корректор Л. Новожилова

Типография, пр. Сапиюва, 2

Заказ 467/7 Изд. № 2058

ЦНИИПИ Государственного комитета по делам изобретений и

Москва, Ж-35, Раушская

Тираж 780 Подписное

Совета Министров СССР открытий наб., д. 4, 5