Патент ссср 410423
410423
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советских
Социалистических
Республик
Зависимое от авт. свидетельства №
М. Кл. G 06m 3/00
Заявлено 13,Ч.1971 (№ 1655600/18-24) с присоединением заявки №
Приоритет
Опубликовано 05.1.1974. Бюллетень № 1
Дата опубликования описания 8 Ч.1974
Гасударственный комитет
Совета й1инистрое СССР оо делам изобретений и открытий
УДК 681.332.65(088.8) 1
B ilTБ
Авторы изобретения
Д. С. Захаров, А. А. Климашов и Б. И. Хазанов
Заявитель
СЧЕТНОЕ УСТРОЙСТВО
Устройство относится к области автоматики и вычислительной техники и может быть использовано при реализации технических средств дискретной автоматики и ЦВМ.
Известны счетные устройства, содержащие последовательно соединенные счетные ячейки с ключевыми каскадами, управляющими коэффициентом пересчета, и двоичный счетчик, выходы которого связаны со входами дешифратора, выходами подключенного ко входам ключевых каскадов.
Однако такие устройства в цепи управления коэффициентом пересчета содержат дешифратор, ключевые каскады, схемы «ИЛИ», число которых велико, особенно при большой емкости счетчика.
Предложенное устройство отличается тем, что в нем выходы т -х разрядов позиционного счетчика связаны со входами управления коэффициентом пересчета 2 — счетных ячеек (где i=1, 2,... m).
Это позволяет упростить устройство за счет исключения дешифратора, ключевых каскадов и схем «ИЛИ» в цепи управления коэффициентом пересчета.
Блок-схема предложенного устройства представлена на чертеже.
Устройство содержит последовательно соединенные счетные ячейки 11 — 1 2т т g с управляемым коэффициентом пересчета двоичный счетчик 2, m-разрядный позиционный
5 счетчик 3 с элементами памяти 4ь Выходы i-x разрядов счетчика 3 связаны со входами управления коэффициентов пересчета 2 — счетных ячеек (где i = 1, 2... m).
Устройство работает следующим образом.
10 В исходном состоянии все элементы памяти устройства находятся в состоянии «О». Счетные ячейки 1> — 1 zm > т имеют коэффициент пересчета, равный 1, и входной сигнал проходит через них последовательно, как через повторители, на счетчик 2. После пересчета счетчиком 2 сигнал поступает на счетчик 3 и изменяет состояние элемента памяти 4ь выходной сигнал которого изменяет коэффициент пересчета счетной ячейки 1 на два, т. е. вводится дополнительный пересчет на 2.
С приходом очередного управляющего сигнала на счетчик 3 элемент памяти 4 устанавливается в состояние «О», а элемент памяти
4е — в состоянии «1». Коэффициент пересчета счетных ячеек 1>, 1 становится равным 2, т. е. дополнительный пересчет изменяется с 2 до 4.
С приходом произвольного i-го сигнала
416423
Предмет изобретения
- Род часлй
goiEoд евера сгпаршега разряда
Составитель В. Белкин
Техред Е. Борисова
Редактор Л. Утехина
Корректоры: Е. ДаЬыдкйиа и Л. KbfiOioA
Заказ 1046/17 Изд. М 338 Тираж 624 Подписное
ЦНИИПИ fîñóäàpñòBåííîi î комитета Совета Министров СССР
hO далам изобретений и открытий
Москва, Ж-35, Раушская наб., д. 4/5
Типография, пр, Сапунова, 2
3 (i(т) элемент памяти 4; устанавливается B состояние «1», а все остальные — ь остояние
«0». При этом коэффициент пересчета счетных ячеек 1 2 — 1, ...,1 2 — 1 становится равным 2 и соответственно изменяется коэффициент пересчета устройства.
Предложенное устройство реализуется на потенциальных элементах «И — HE», «ИЛИ—
НЕ». Счетнь1е ячейки с управляемым коэффициентом пересчета могут быть реализованы, например на основе DV-триггеров.
Счетное устройство, содержащее последовательно соединенные (2 "+ — 1) счетнь1е ячейки
5 с управляемым коэффициентом пересчета, двоичный счетчик и позиционнь1й Ф-разрядный счетчик, отлич ающеес я reM, что, с целью упрощения устройства, в нем Выходы i-x разрядов позиционного счетчика связаны со вхо10 дами управления коэффициентом пересчета
2 — счетных ячеек, где i = 1, 2,..., т.
