Устройство для контроля электрическихсоединений

 

щ 419855

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Зависимое от авт. свидетельства (22) Заявлено 30.04.71 (21) 1651154/18-24 (51) М. Кл. G 05Ь 23/02 с присоединением заявки

Гасударственны и комитет

Совета Министров СССР по делам изааретений и открытий (32) Приоритет

Опубликовано 15Л11.1974. Бюллетень М 10

Дата опубликования описания 31.07.1974 (53) УДК 658.562.011.56 (088.8) (72) Автор изобретения

Д. Д. Ровинский (71) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЭЛЕКТРИЧЕСКИХ

СОЕДИНEHИЙ

Изобретение относится к области автоматики и контрольно-измерительной технички и может быть применено для,контроля электрических соединений.

Известно устройство для,контроля электрических соединений, содержащее коммутатор сигналов, выход которого подключен к первому входу логической схемы «И», подключенной выходом ас первому .входу, первого коммутатора, второй вход которого подключен к первому входу,второго коммутатора, третий вход — к первому выходу генератора импульсов, второй выход, которого под ключен ко входу схемы сброса, а выход первого коммутатора подключен к первому входу дешифратора, подключенного выходом к первому входу печатающего блока.

Предложенное устройство отличается тем, что в него,введены:переключатель тока, блок памяти, четыре запоминающие ячейки, две схемы задержки,,печатающий блок .и третий коммутатор, подключенный входами .к контактам контролируемого объекта параллельно второму коммутатору и к первому и второму входам дешифратора, а выходом — к,первому входу первой запоминающей ячейки, первому входу первой схемы задержки и выходу второй запоминающей ячейки, первый вход которой подключен ко второму входу второй запоминающей ячейки, первому входу переключателя тока, входу блока, памяти и,выходу схемы сброса, второй вход — к выходу печатающего блока и первому входу третьей запоминающей ячейки, а третий вход — к третьему входу дешифратора и выходу четвертой запоминающей ячейки, первый вход которой подключен ко второму входу, первого коммутатора, выходу схемы сброса и второму входу

10 третьей запоминающей ячейки, второй вход— ж выходу генератора им,пульсов, а третий вход — к выходу логической схемы «И» и входу блока памяти, подключенного выходом ко второму входу второго коммутатора, тре15 тий вход которого подключен .ко входу блока ,памяти и второму входу печатающего блока.

Это позволяет расширить область применения устройства н проводить контроль без

20 предварительного программирования.

Схема предложенного устройства изображена на чертеже.

Устройство содержит схему сброса 1, переключатель тока 2, первый, .второй и третий

25 коммутаторы 3, 4 и 5, первую, вторую, третью и четвертую запоминающие ячейки 6 — 9, .блок памяти 10, дешифратор 11 и первую и вторую схемы задержки 12 и 13,,печатающий блок 14, генератор импульсов 15 и логическую схему

30 «И» 16.

419855

Устройство работает следующим образом.

При нажатии кнопки «Пуск» срабатывает

cxeM B cop 0cB 1 ную установку переключателя тока 2, нагрузками в плечах которого служат индикаторные лампочки «Контроль» и «Конец контроля; при этом загорается лампочка «Контроль» второго коммутатора 4 и третьего коммутатора 5, устанавливающихся в нулевое положение, первого коммутатора 3, в качестве которого используется электронный ключ, запирающий командой схемы сброса 1; третьей и четвертой запоминающих ячеек 8 и 9, устанавливаемых в «О», блока памяти 10, дешифратора 11, второй запомипаюшей ячейки 7 и первой запоминающей ячейки 6.

После прохождения команды исходной установки схема сброса 1 запускает первую схему задержки 12, которая переключает на один разряд второй коммутатор 4, подключая к первому контакту проверяемого объекта контрольный сигнал, опрашивает блок памяти 10, выдает тактовый сигнал на вход печатающего блока 14, с выхода которого синхросигнал, заде|ржанный па время печати, записывает

«1» в третью запоминающую ячейку 8 и дает команду на срабатывание второй схемы задержки 13. Появляющийся па выходе второй схемы задержки сигнал переключает третью запоминающучо ячейку 8 в «0» и на ее выходе появляется команда, открывающая первый коммутатор 3. Появляющиеся на выходе первого коммутатора сигналы первого выхода генератора импульсов 15 переключают третий коммутатор 5 до тех пор, пока на первом его выходе, к которому подключена логическая схема «И» 16, появится сигнал. Одновременно импульсы первого выхода генератора импульсов 15 через первый коммутатор 3 записываются в блок памяти 10 и поступают FIB вход дешифратора 11. Логическая схема «И» 16 подключена вторым своим входом к выходу второго коммутатора 4, поэтому при наличии сигнала на выходе третьего коммутатора 5 она сработает и закроет первый коммута-ор 3, запишет «1» в че1вертую запоминающую ячейку 9 и выдаст сигнал на запись в блок памяти 10.

Появляющийся на втором выходе генератора импульсов 15 сигнал, сдвинутый на половину периода повторения относительно сигнала на первом его выходе, списывает «О» в четвертую запоминающую ячейку 9 и последняя выдает команду па второй вход дешифратора

11 для перезаписи числа из дешифратора и печатающий блок 14 и записывает «1» во вторую запоминающую ",÷åéêó 7. Появляющийся задержанный синхроимпульс с выхода печатающего блока 14 записывает «1» в третью запоминающую ячейку 8 и списывает «0» во вторую запоминающую ячейку 7, которая запускает первую схему задержки 12 и т. д.

Если контакт проверяемого объекта, к которому подкл|очен второй коммутатор 4, не соединен ни с одним из последующих контак5

60 тов, то сигнал на первом выходе третьего коммутатора 5 не появляется и логическая схема «И» 16 не срабатывает, а третий коммутатор переключается полностью на всю емкость, при этом на втором его выходе появляется управляющий сигнал, подтверждающий «О» в первой запоминающей ячейке 6 и запускающий первую схему задержки 12. Далее схема работает, как было описано выше.

При переключении второго коммутатора 4 на полную емкость на втором его выходе появляется управляющий сигнал, записывающий

«!» в первую запоминающую ячейку 6. В этом случае при появлении команды на втором выходе третьего коммутатора 5 первая запоминающая ячейка списывается в «О» и на ее выходе появляется сигнал, отключающий напряжение питания генератора импульсов 15 и включающий переключатель тока 2; при этом гаснет лампочка «Контроль» и загорается лампочка «Конец контроля».

В целях повышения стабильности работы устройства в нем осуществлена жесткая синхронизация путем подачи сигналов со второго выхода ге нератора импульсов 15 на схему сброса 1, за счет чего обеспечивается исходная привязка начала работы к такту генератора импульсов. Использование двухтактного генератора импульсов позволяет осуществить жесткую синхронизацию работы всего устройства за счет ооеспечения сдвига между сигналами на обоих выходах генератора импульсов

15 на половину периода повторения.

Чтобы сократить время контроля проверяемого объекта и исключить повторения в таблице проверки, получаемой на печатающем блоке 14, ia случае имевшихся в предыдущих тактах сообщений последующих контактов проверяемого обьекта с предыдущими осуществляется «проталкивание» второго коммутатора 4 на следующий контакт путем подачи на его вход управляющих сигналов с выхода блока памяти 10 по сигналу, поступающему на блок памяти с выхода первой схемы задержки 12, при этом блок памяти «протолкнет» второй коммутатор 4 на столько положений, сколько имелось подряд прямых сообщений предыдущего контакта с последующими.

Результат контроля выдается !на бумаге в виде таблицы соединений, исключающей повторение.

Предло>кенное устройство может быть также использовано для автоматического программирования, для чего в:качестве печатающего блока используется перфоратор. Полученная таким образом программа в виде перфоленты или,перфокарты, в зависимости от типа перфоратора, может после отработки изделий рассылаться на серийные производства для использования.

Предмет .изобретения

Устройство для контроля электрических соединений, содержащее коммутатор сигналов, выход которого подключен к первому входу

419855

Про5сряеиый с5ьекги

f2Pn

/laic

Составитель Г. Лебедев

Корректор H. Лук

Техред Л. Богданова

Редактор Б. Нанкина

Заказ 1315,3 Изд. ¹ 1371 Тираж 7бО Подписное

UHHHHH Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, 7Ê-35, Раушская наб., д. 4 5

Типография, пр. Сапунова, 2 логической схемы «И», подключенной выходом к первому входу первого, комм, татора, второй вход которого подключен к первому входу второго коммутатора, третий вход — к первому выходу генератора импульсов, второй выход которого подключен ко входу схемы сброса, а выход п рвого коммутатора подключен к первому .входу дешифратора, подключенного выходом к первому входу печатающего блока, отл и ч а ющееся тем, что, с целью расширения области применения устройства, в лего введены переключатель тока, блок памяти, четыре запоминающие ячейки, две схемы задержки, печатающий блок и третий коммутатор, подключенный входами к контактам контролируемого объекта параллельно второму коммутатору и к первому и второму входам дешифратора, а выходом — к первому входу первой запоминающей ячейки, первому входу первой схемы задержки и выходу второй запомпна1ощей ячейки, первый вход которой подключен ко второму входу второй запоминающей ячейки, первому входу

5 переключателя тока, входу блока памяти и выходу схемы сброса. второй вход к выходу печатающего блока и первому входу третьей запоминающей ячейки, а третий вход — к третьему входу дешнфратора и выходу четвертой

10 запоминающей ячейки, первый вход которой подключен Ко B7орому входу первого коммутатора, выходу схемы сброса и второму входу третьей запоминающей ячейки, второй вход— и выходу генератора импульсов, а третий

15 вход — к выходу логической схемы «И» и входу блока памяти, подключенного выходом ко второму входу второго коммутатора, третий вход которого подключен ко входу блока I13мяти и второму входу печатающего блока.