Патент ссср 422041
422041
;:;„;„„;;„.""„"„"„ О П И С А Н И Е
i ИЗОБРЕТЕН ИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Зависимое от авт. свидетельства—
Заявлено 21.06.71 1671643. 18-24 с присоединен!См заявки №вЂ”
Г1риоритет—
Опубликовано 30.03.74. Бюллетень ¹ 12
М. Кл. О 11с 11!06 осударстввнно!й комит
Соввта t- .ннистроо СССР но,о,ела«! нзооретеннй
И OTI УДК 681.327.66(088.8) Дата опубликования описания 05.03.74 Авторы изобретения Е. П. Балашов, Б. Ф. Лаврентьев, Г. А. Петров и Д. В. Пузанков Ленинградский ордена Ленина электротехнический институт имени В. И. Ульянова (Ленина) Заявитель ЛОГИЧЕСКОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО Изобретение относится к области запомина-! Ощих устройств. Известно логическое запоминающее устройство (ЛЗУ), содержащее числовые линейки из тороидальныx. сердечников с прямоугольной петлей гистсрезиса (ППГ), проиштых разря I tt t)!At t t It! t t t tll ilt tt считывания и записи, подкл1очс",и!ыми соотвстствсино к усилитсл!О считьlпапи я tl разрядными! фор 1 111рОВатсля и записи, и cläpo< ttbtìè шипами записи и считывания, иодклкгчсниыми соответственно к адресным формироьатслям записи и считыва ния, две адресные схемы «И» в каждом адресе, одни входы которых подсоединены к схемам «ИЛИ», другие к регистру признаков обращения, а выходы — к адресным формирователям записи и считывания, две разрядные схемы «И» B каждом разряде, выходы коTopbIx подкл!очены через трехвходовые схемы «ИЛИ» к разрядным формирователям записи, 0 "t 11 tl 11:1 Вхо, loB — — к Вы хода зl P< гист1)а с,.10В11, ВХОДЬ! КОТОРЬ!Х COPjIIIH<.Ftbl С ВЫХОДВМИ ВХОДных схем «ИЛИ», одни входы которых подключены к управляющей шине. Однако извсстнос ЛЗУ содержит слишком большое количество оборудования на один разряд устройства. Предполагаемое ЛЗУ отличается от известного тем, ITQ оио содер>кит схемы задержки по количеству разрядов, входы которых подключены к выходам усилителей считывани11, две допогиштсльныс схемы «И» в каждом разряде, выходы которых соединены с другими входами соответствующих входных схем «ИЛИ», одни из входов — с выходами соответствующих схем задержек, блок схс.,l «ИЛИ», Выходы которого сосz»ttc»t! с одними из Входов трехвходовых схем «ИЛ11», с другими входами разрядных и дополнитсльныг< о схем «И» ll с Входами < х< м «ИЛ11, соотв TстВсtlll0, 11 ВхоДы ВОДк. поч< иь1 l< Уп Раплн !О!Ци ll шинам и выходам дополнительно введенног в устройство блока схем задержек, входы которого подсоединены к управляющим шинам. ! 5 Это позволяет упростить устройство и повысить его надежность. На чертеже изображена функциональная схема предлагаемого ЛЗУ. Логическое запоминающее устройство со20 держит накопитель 1 с числовыми линейками 2 на тороидальных сердечниках 8 с ППГ, про низанных разрядными нишами 4 записи, разрядными ши!1ами 5 считывания,,täpåñíûìè шинами 6 записи, адресными шинами 7 счи25 тывания. К шинам 4 подключены разрядныс формирователи загшси 8, входы KQTopbtx через трехвходовые схемы «ИЛИ» 9 подсоединены к 000TBcтствующим разрядным схемам «И» 10, opt!It Вхо.!ы !<Оторых подкл10 Ipttbt 1< Вь!хозо дам триггеров 11 регистра слова 12. 42204! l; регистру слова 12 подсоединены выходы .;., (Иых схем «ИЛИ» 18, одни входы кот)рмл (ОсдИНЕНЫ С ВЫХОдЮ(П ДОПОЛНИтЕЛ(н!ЫХ ;.".:;i :.ИЛИ» 14, а другие с управляющей ши< и >!I 1<>, . тройство содерхкит также управляющи« и лш,t l<)---27; блок 28 схем задержек; схемы «I. "j. I È» 29 — 81, образующие блок 82 схе>(! «И.(I j;>; схемы «ИЛИ» 88; адресные формирователи записи 84 и адресные формирователи считывания 85, подключенные к шинам б и 7 и к выходам адресных схем «И» 86, одни входы которых подсоединены е регистру "7 признаков обращения, состоящему из три> гсров 88 с в: одами 89 и 40; усилители счпты1;лllllil 41, выходы которых подсоеДИИPIIhl < B:О I <7 )i (.:(3(11 3ядеГ)х<ек 42 и к 0>71tH 3(входам i .:.(м «Ii> 43, другис Входы которых подсоеди iI(û Ii управляющей шине 41. Вь!ходы схем : I,(cj)iI ;(0пог!Ни!е 11>!ih!. схем «И» 14, другис входы (.оторых (осдпнсны с одним пз выходов блок:; «хе(:вход<иных (хсм ") (, (И» 9, схс:112;tit «И,J!1(»,38 и "io,tамп рлзрядщ;:х «х«;I;.,И» 10. В <>ды блока, 32 ««м "((, )1(» г,>(;lllili Ilhl (< нрл!1 l)fi(>if lli)l! I 3 / / l l !3! <е:. О, l <1 .) I I I (! /10 е л 2< > (.", (;1:! -1, ((1 j) i! < (Я<, Ч .О 7 Ы i:0 TO()ОГО II();I Ii. (!О (Ifh! Е X I I (>Л ii. IB!(>! I(I I. .! И(> 1 it И -21. < (7! >(ill(."i I (> f! (i ((1«Т („ (,2(I<>I > (It (AI (>(> !>it 0((! . 1> 1..0,(!(<»1! «осгояипи н рс! Нс!р«12 (:Оьл . j)2п(гГс51 Вхо tt«)p слово Л (х(, ..., х;, „,, х„), я ! Е с! )к, (О ! 1 I I I (. /! O B O i I, 1 и и l I i: «2 !1 2 1< O I I I J (, l 5 i 1 хj) 1(IIi ГСЯ II(. I Îiоро(< С.IОВО !< (у,, „„ f/<(..., 9,7), Г, ((. х (— — f-Jf p 231)5),I ВлОД(IОГО «.70 па, . !> л ил— цийс)1 В (-)I трпГГерс 11 !)«l licTp2 12 (ЛОВЯ, У;---!-,f РciЗР (Д СЛОВа, (P2ilBluti!i< В -:; С«П,("Illll! ГОНГГ(. j) l;I 313 p<)ÃI!cTp2 ) / НI) из па ЕОВ 0() p2 tli( (11(Я TO!l !I II(ЛОВОЙ Л и ПСИ Е!1, 13 I;OTOPO!l ;O. i>Е !! Л >)Ь! ИОЛ!151 ЬСЯ ЛОГИ I(: Cl<25! ОИ(Ряд>!15!, 1 CT
Выпол(ге !Не логических II«j)21(IIIi п<1;(Вход. ны.,! слOBOм и словом набран!И)й ч>(счовой л;— 1! i."! 1;i! I l PO If «. :ОДИТ ПР1! IIO;! < I l! I!(!, (ОВ it ll3 I!! It!I 18- - 2/. 1-(
lip: f:(!, i;I!I(«BI itli 7<1 JI;l (IIII!3 ","2 i(j)ез (i;< ill < 29 «Ц, > 1:(» 1! c: (л .x, 32 «И. < И» (,iilBcpc!t!,Iх,Jl,a;);((>(! T! < Т() ИГ!(pOI ll, к()TOpi !< IIHXO 15!TC51 В СО. <"! )я 1(tit «0», !(р«3 схемы «И» 10 и схемы 1 l l » !10(CT< П (1(ОТ Cill llci,«Ь! ВО30«;!i, ((ПИЯ iO <13 ,.>Е,(1(1,!. (1)Op(ill!j)овате;!с!I <3; o TIIOBI»ct(IPllllo ct! I 1!(!г! через с.ему 88 «ИЛИ» иоступа< Г на адрссну!0 схсму :H» 86 тoH числозой ли!Гсйки, триггер 88 регистра 87 приз!)аков обрлщсни» которой установлен В состояние «!», и .32ï<. с„;!(r один из формирователей 8-,: зяп(!сп. Г(у«ть х; = — разрядные сигналы возбу.кдеiitlB(, пол;(- аемые с пр><.1(:.:е выходов тригге(<013 1 1, I cl ëÎÄß !и JI. 1 (, !! 1. . (),. . i . . (!! х С Я 13 C О «10 Я! 1111! <<(» >>; 1), - — ло ическяя операция, реализуемая В t-м сердечнике 8 числовой линейки 2 при воздействии на него разрядного сигнала, снимаемого с прямого или инверсного выходя триггера регистра слова, и адресного сигна72 записи или считывания при условии, что ис ходное состояние данного сердечника соответствовало значению у;; (1; --- реализуемая (-и сердечником 8 избранной числовой линейки 2 логическая функция, значение которой снима(р ется с выходов 45 схем «И» 48 при наличии стробиру!ощего импульса на шине 44 в момент переключения сердечника, исходное состояние которого было у;, причем единичному значению функции q, соответствует )!аличис импульсного сигнала на выходах 45, а нулево.л — отсутствие. П р и м с р. Выполнение .(огическпх операций нсравнозначности р;=-х;;- у; и запретя qi =- х;Лу; . 2() При подаче управляющего сигнала на шипу 24 сигнал через схсму 29 «ИЛИ», схему 81 «И. (i 1» 110cT(» пасT 112 chic)thl < i i C х С 11 1 «И >> <> <5 В 0 3 (i > i(< Д <1 (7 С 51 ci Д p (. CIIhfII (1>01):>(про(»2 «г!!.,»4 3211!I«It тÎII числоВой i i! !! i;! "1 (1. i!! IIРОН ".Одifт иодтВ(. !»»I;, le!Itic llх сocT051Ин>!, С(ЛИ:ЗНЯ !Сilll(. У(— "= i,,<1 С«РДС IHliliil > ТСХ, 123,) и. OtD, Б 1 J (j)(.<,(!сi!III0II fl <((1 (с) !ill! Об(7(330 (! («1) ("Il! I!i<11 8 Е;1)Е, >ОГО (>;!.>. i15:;(я !1 )1)яi! I!Ой (fi!с. !оной .<1пнсйкt(2 пj)rlи(!— .:.I <; i(i1 «0CT05! il li5t, C(:,)J ВС I C I B; IOtljt t /(О Г!IЧЕ(ii0! I ОИЕРЯ!(ИИ Дil:, u!UIII I(>ò«5! 1(я Вход с. с.» «И>» 3 1! Ii Ä(схемы задер»к :>.! Е 12. lptt ПОДяЧ(. Нсl 1:1!!П» 1 СП Пс(Л2 С ВЫХО, l0i3 -1(> с((пмастсЯ !»сзу;ihT2T 101 !1:(сскои oil( ряцtill запрет;-: д; = — х(/,Il; . Сиги(17!! со cxc)t 3 Я Д С Р Х< Е I l, 3 2 ДС !) )1< Я П П Ьl С 112 В (» С:>1 5! I I ();1110 I" !! j) Cli;iiOЧ(1!!151 С(рДС(<(п(ЕОВ 8 (! ИС.(ОВ011 ЛИ Не(1 ,;;> !ill 2, liocT311210T !СГ)ез слемы «И» 14 ti2 Вход схем 3 «ИЛИ», с Выхода котс)рых поступают пя вх(>,1, триггеров ll регистра 12 слова, устанавливая c(oвсостояние,,соответствующе=. еон(попкции х,- /< у, . В этот момент управля(>o !ощий сигнал, поданный на шину 24 через Олок злд«Рсксt< 28 II 32 6«и схемi 81 «ИЛИ» на схемы «И» 10, и с ин422041 в "pcHhlx выходов триггеров 11 регистра 1? слова, которые находятся в состоянии «О», через схемы «И» 10 н схемы 9 «ИЛИ» на входы разрядных формирователей 8 записи проходят разрядныс сигняль! возбуждения х, = 1. Одновременно и рсз с. < Я 88 «И„!Т1» схему «И» 3<) возбуждается адресный формирователь 85 считывания числовой линейки 2, триггер,38 регистра,37 признака обращения которой был установлен в состояние «1». Под действием разрядного полутока записи и адресного тока считывания сердечники 8 тех разрядов, в которых х(, Jli = О, остаются в состоянии, определяемом дизыонкцией х, / д(, так как разрядный полуток записи запрещает считывание адресным током, а сердечники 8 тех разрядов, в которых х(/(, д, = 1, переходят в состояние «О» под действием адресного тока считывания. Таким образом, под действием разрядного полутока записи и адресных полутока записи н тока считывания за ц!!кл обращения и ЛЗ;)) сердс <пики 8 ка)кдого разряда избраш(ой числовой линейки 2 принимают состояния, соогветству!Ощис результату логической операции 95 неравнозначности pi = (х, д,), (х,,, (/,) == х,.; д;. Лпа;OBit шо выполняют логические Оп:pa)((iit ",япрстя /)(= х, Лд(, «стрелка ПирC<3>> /) = — .>;, l/ i, (1(<(1! 1 ! ка п(111 /), = (/, —:- Х, штрих Шеффера р,. = х,/д;, равнозначности р; = х(ccд, с получением результата оперяЦни В I it Ñ ХОдов 4 ) Ilpll I(0; <1 !(. (Tt)0()1(pA (Оп(с(() (!(Гltял < l« l ц« ° !1) ) < . (OH(I() (i!it AI:!TI> CП! Il СТВ > IOI()f!C !01 t! <1001(ii .! () f1 HP />>; = !/, < .ЛХ(, Д(13 < 101!КЦ(IИ, )! =-- Х; !/;, КОНЪ10(!К!< !11! /7 —. Х;, Jt/. ВЫ ПОЛ 1(Я IOТС51 3«ВPC>1 и, l) Од(!Оврсмс« IIÎ с Bt>(ходов 4 ) ll pil !Ioдяч(> стробирую него сигнала ня шину 4, xtoH(HC, оН.tAf1(Th c H! нялы, соотвстству(опп;(логиче(1<(i м О(! О< :Я;ii" и,! «("<1>,- 11"<;. III
КОНЪ(ОНКЦН)! (, ==Х, l/;, ЗЯПРС I B запрета д, =-=- д, Е>х:, С>(И (Ь(ВЯ 1(1(Я <)" < A .IBTЯТОВ !IICP (Ц((й II till(!)ÎPХ(ацИИ 1< > ЧИС (О! Ь! >,, < f f;IOOH Oc < ;)0 дачей упрявляюп!Ого спг(;яля н;1 ««<(у /7. В данном ЛЗУ возможно также выполнсшц. логических операций «константа едшшца». «константа нуль», переменная х,, инверсн:t х(, но их выполнение с использованием ЛЗУ нс представляет практического интереса. Т !енм Образом, Описанное ЛЗ)) позволяе выполнять в нем шестнадцать операций на,:, двумя логичсскиз(и переменными, П pCдмеT II300p СTBH itH Логическое запоминающее устройство, содержащее шсловые 1инейки из тороидальных сердечников с прямоугольной петлей гистерезиса, прошитых разрядными шинами считывания и записи, подключенными соответственно и усилителям считывания и разрядным формирователям записи, и адресными шинами записи и считывания, подключенными соответственно к адресным формирователям записи считывания, две адресные схемы «И» в каждом адресе, одни входы которых подсоединены к схемам «ИЛИ», друп!е и регистру признаков обращения, а выходы — к адресным формирователям записи и считывания, дв: разрядные схемы «И» в каждом разряде, выходы которых подключены через TpCxBxOдовы(C X C A l hl «И Л И» 1(p B 3 p H 1 t! hl Xl ф 0 !) Al l i p 0 B <1 T (л 51 >> записи, одни нз входов — е выходам регистра слова, входы которого соединены с выходам.( входных схем «ИЛИ», одни входы которы, подключены е управляющей шине, от.((тпо (с(зся тем, <го, с целью упрощения устройства :.И!» в каждом рязря:((, выхо,1ы еoIOphix со. ,!Янены с дру!1(AIII входам(! соотвстствуIOIltlli. BX0QHhIX СXCм «ИЛИ», 03HII 113 входов — — С выходямп соответствующих схе)1 задержек, блОЕ ГXCA(«ИЛИ», BBIXO1ht liOTOp010 СО<. !HIH 1:t>i С О;1,!111МН it3 ВХОДОВ TPC XBXO. (ОВЬ(Х СХ(<(« <ОЛИ!», с iругим(< входами разрядных и до<И).IНI(. (. .11>11< IX (Xi>AI " 1 1» П (BX01<1 Alit С\Е il <:1! ЛИ» (ОТЬСТЛ Вi IIHО, 11 ВX<11ht подклlоч((lь! i l1 <;:I В;15!i<)II! il il It I l I li 1. <1 11 Bl IXO 1. <10 введен((и l <) В устро(1(т<зо блока (xc м зядср)есе, ВЕО;(1-.< 1.<) (OP<>i О 1101(О ;1(ll!сHь! е УIIPЯВля( 422041 27 2л г 25 г 27 7б 32. Составитель В. Рудаков Редактор И. Орлова Техред Е. Борисова Корректор О. Тюрина Заказ 5591 Изд. № 1428 Тираж 591 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по дел ам изобретений и открытий Москва, Ж-35, Раушская наб., д. 4/5 Череповецкая городская типография
