Устройство для контроля логических схем

 

24I50

004

ОП НИЕ

ИЗОБРЕТЕН Ия

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Зависимое от авт. свидетельства (22) Заявлено 29.05.72 (21) 1790101/18-24 с присоединением заявки № (32) Приоритет

Опубликовано 15.04.74. Бюллетень ¹ 14

Дата опубликования описания 16.09.74 (51) М. Кл. 6 06f 11/00

Государственный комитет

Совета Министров СССР по делам изооретений и открытий (53) УДК 681.327.12 (088.8) (72) Авторы изобретения

Б. В. Шевкопляс, Ю. А. Косов и Е. А. Шмелев (71) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ СХЕМ

Изобретение относится к области автоматики и вычислительной техники и может быть применено для контроля и восстановления логических схем.

Известно устройство для контроля логических схем, содержащее управляющий каскад, состоящий из пороговых элементов, информационные входы которых соединены с выходами идентичных логическим схем, и запоминающий каскад, состоящий из пороговых элементов, информационные входы которых соединены с выходами пороговых элементов управляющего каскада.

Однако это устройство не совмещает функции контроля и восстановления ошибок, возникающих в логических схемах.

Предложенное устройство отличается тем, что два управляющих входа каждого порогового элемента устройства соединены с управляющими шинами, а дополнительный информационный вход кахкдого порогового элемента запоминающего каскада соединен с выходом соответствующей логической схемы.

Это позволяет расширить функцпональныс возможности устройства.

Устройство работает следующим образом.

Входы 1 — 4 элементов 5 — 8, соответственно, объединены в точке 9. Входы 10 — 13 элементов 5, 6, 7 и 14, соответственно, объединены в точке 15. Входы 16 — 19 элементов 5, 6, 7 и 20, соответственно, объединены в точке 21. Точки 9, 15 и 21 являются выходами трех идентичных логических схем 22 — 24, соответственно. Выход 25 элемента 5 соединен со входом

5 26 элемента 8; выход 27 элемента 6 — со входом 28 элемента 14; выход 29 элемента 7 — со входом 30 элемента 20. Выход 31 элемента 8 соединен со входом 32 того же элемента; выход 33 элемента 14 — со входом 34 того же

10 элемента; выход 35 элемента 20 — со входом

36 того же элемента. Входы 37 — 42 элементов

8, 14 и 20, соотвстственно, а также входы

43 — 48 элементов 5 — 7, соответственно, являются управляющими входами. Точки 31, 33

15 и 35 являются выходами устройства.

Входы 1 — 4, 10 — 13, 16 — 19, 38, 40, 42, 45 и

47 имеют вес %,=1; входы 26, 28 и 30 имеют вес Ъ г — — 2; входы 32, 34, 36, 37, 39, 41, 44, 46 и 48 имеют вес %в — — 3. Пороги элементов 5—

20 7 одинаковы и равны Т2 — — 5. Пороги элементов 8, 4 и 20 одинаковы и равны Те — — 6.

В зависимости от значений управляющих сигналов Кь К2 и Кз существуют два режима работы устройства: запоминание без восста25 новления (К = К = Кэ = 1).

В первом режиме запоминание исправленной входной информации (Хь Х> и Хз), которая может содержать одиночную ошибку любого типа, осуществляется следующим обра30 зом: производится «установка нуля» запоми424150

Составитель Г. Лебедев

Техред E. Борисова

Редактор Е. Семанова

Корректор Т. Хворова

Заказ 2315/8 Изд. № 1492 Тираж 624 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, K-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 нающего каскада при подаче одиночных «отрицательных» импульсов на управляющие входы 37, 39 и 41 (Z>=Zq — — Уз — — О, C> — — С вЂ”вЂ”

=О); производится запись исправленной информации в запоминающий каскад при подаче одиночных положительных сигналов на управляющие входы 44, 4б и 48 (C> —— С вЂ”вЂ” Сз==1, Z(— — Zg — — Хз — — 1). В режиме хранения информации С1 — — Сз=Сз — — О, 21 — — У =Уз==1.

Во втором контрольном режиме процесс запоминания информации осуществляется аналогичным образом. При этом, благодаря надлежащему выбору весов и порогов элементов

5 — 8, 14 и 20 значения сигналов I(, 1 и 1з совпадают, соответственно, со значениями сигналов Х>, Хз, и Хз.

Применение устройства в многоярусных резервированных логических схемах ЦВМ позволяет обнаруживать и последовательно

«продвигать» одиночную ошибку любого типа на выход устройства с помощью автоматически выполняемых тестовых программ.

Предмет изобретения

5 4 с1ройство для контроля логических схем, содержащее управляющий каскад, состоящий из пороговых элементов, информационные входы которых соединены с выходами логических схем, и запоминающий каскад, состоя10 щий нз пороговых элементов, инфОрмационные входы которых соединены с выходами пороговых элементов управляющего каскада, отличающееся тем, что, с целью расширения функциональных возможностей устрой15 ства, управляющих входа каждого порогового элемента устройства соединены с управляющими шинами, а дополнительный информационный вход каждого порогового элемента запоминающего каскада соединен с выходм со20 ответствующей логической схемы.