Запоминающее устройствофщо;-о:;..глш1s?"^"*^*-"""ц"" "^ "'•••^-—*-*fc * •«••j

 

О П И С А Н И Е (ii)424237

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

Н АВХОРСИОМУ СВИДЕУЕЛЬСТВУ (61) Зависимое от авт. свидетельства (22) Заявлено 31.05.71 (21) 1659432/18-24 с присоединением заявки № (32) Приоритет

Опубликовано 15.04.74. Бюллетень № 14

Дата опубликования описания 25.09.74 (51) М. Кл. 6 11с 29,/00

G 11с 11/06

Государственный комитет

Совета Мииистров СССР

IIQ делам изобретений и открытий (53) УДК 681.327.66 (088.8) (72) Автор изобретения

Е. Е. Владимиров (71) Заявители

Государственное союзное конструкторско-технологическое бюро по проектированию счетных машин и Опытный завод (54) ЗАПОМИНАЮЩЕЕ УСТРОЙ

Предлагаемое изобретение относится к области вычислительной техники, в частности к запоминающим устройствам, и может найти применение в технических средствах автоматизированных систем управления производством.

Известны запоминающие устройства, содержащее накопитель с контрольными разрядами, соединенный с выходами формирователей адресных токов, резистор, регистр записи, индикаторы записи нечетности и выдачи нечетности, усилитель контрольного разряда, формирователь тока контрольного разряда и логический элемент «эквивалентность».

Целью настоящего изобретения является упрощение и повышение надежности запоминающего устройства.

Поставленная цель достигается тем, что в запоминающем устройстве выходы первого, второго, третьего и четвертого разрядов регистра записи соответствующими проводами разрядной записи, проходящими соответственно через отверстия опроса третьего, четвертого, первого и второго разряда индикатора записи нечетности и проходящие встречно через отверстия записи первого, второго, третьего и четвертого разряда индикатора записи нечетности, соединены с соответствующими входами накопителя, выходы первого, второго, третьего и четвертого разряда накопителя проводами выдачи разрядов. проходящими через одноименные отверстия опроса индикатора выда III нечетпостп и через отверстия записи третьего, четвертого, первого и второго разряда индикатора выдачи нечетпости, соединены с общим рсзнстором, подключенным другим своим концом к источнику напряжения, провод подготовки проходит через отверстия записи индикаторов записи нсчетности и

10 выдачи нечетцостп согласно, проводя считывания индикаторов записи нечетности н выдачи нсчстностп соединены со входами одноименных усилителей, выход усилителя записи нечетностп соедш?ен через формирователь то15 кя контрольного разряда с шиной разрядной записи контрольного разряда, выход усилитеI?I выдачи це?eT?i„cTII соединен с первым выходом логического элемента «эквивалентность», второй вход которого соединен с вы20 ходом усилителя контрольного разряда.

На чертеже представлена схема запомин",ющего устройства, содержащая регистр заппCII 1, наKOIIIITC 75 2, IIH+III<2TOp 3 з апис?1 IlO ICTности, провод 4 первого разряда записи, от25 верстие 5 опроса третьего разряда, отверстие

6 записи первого разряда, провод 7 второго разряда записи, отверстие 8 опроса чствсртого разряда, отверстие 9 записи второго разряда, провод 1" трстьего разряда записи, от30 верстие 11 опроса первого разряда, отьсрстис

424237

Составитель Б. Гласко

Редактор Н. Белявская Техред Т. Курилко Корректор Л. Чуркина

Заказ 2383!17 Изд. № 1489 Тираж 591 Подписное

ЦНИИПИ Государственного комитета Совета М1пгистров СССР по делам изобретений и открь1тий

Москва, 7К-35, Раушская наб., д. 4/5

Типография, пр. Сангинова, 2 мент «эквивалентность», о т л и ч а ю щ е е с я тем, что, с целью упрощения и повьппсния надежности работы устройства, в нем выходы первого, второго, третьего и четвертого разрядов регистра записи соответствующими проводами разрядной записи, проходящими соответственно через отверстия опроса трстьего, четвертого, первого и второго разряда индикатора записи нсчетности и проходящие встречно через отверстия записи первого, второго, третьего и четвертого разряда индикатора записи нечетности, соединены с соответствующими входами накопителя, выходы первого, второго, третьего и четвертого разряда накопителя проводами выдачи разрядов, проходящими через одноименные отверстия опроса индикатора выдачи нечетности и через отверстия записи третьего, четвертого, первого и второго разряда индикатора выдачи нечетности, соединены с общим резистором, подключенным другим своим концом к источнику напряжения, провод подготовки проходит через отверстия записи индикаторов записи нечетности и выдачи нсчстности согласно, провода

c iiITbIBBFIIIiI индикаторов записи нечетности и выдачи нечстности соединены со входами од10 поименных усилителей, выход усилителя записи нс IQTHocTII соединен через формирователь тока контрольного разряда с шиной разрядной записи контрольного разряда, выход усилителя выдачи нечетности соединен с первым

15 входом логического элемента «эквивалентность», второй вход которого сос; IIIIQII с выходом усилителя контрольного разряда.