Устройство для кодирования и декодирования

 

ям Феетеео-1 оа в.i ч в Фееею

®фаЕак1Ме », 429424

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советскик

Социалистических

Респубттик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Зависимое от авт. свидетельства (22) Заявлено 29.11.71 (21) 1718731/18-24 с присоединением заявки № (32) Приоритет

Опубликовано 25.05.74. Бюллетень № 19

Дата опубликования описания 24.12.74 (51) М. Кл. G 061 11/08

Н 03k 13/34

Государственный комитет

Совета Министров СССР

Iо делам изооретеиий и открытий (53) УДК 681.326 7 (088.8) (72) Авторы изобретения

В. И. Корнейчук и А. В. Городнии (71) Заявитель

Киевский ордена Ленина политехнический институт им. 50-летия

Великой Октябрьский социалистической революции (54) УСТРОЙСТВО ДЛЯ КОДИРОВАНИЯ И

ДЕКОДИРОВАНИЯ

Изобретение относится к вычислительной технике и предназначено, например, для электронной цифровой вычислительной системы, выполненной на функциональных узлах, с большой степенью интеграции.

Известно устройство для кодирования и декодирования, содержащее регистр кодирования — декодирования, соединенный через выходной коммутатор с блоком сумматоров по модулю 2, дешифратор ошибки, входы которого соединены с блоком сумматоров по модулю 2, а выходы которого и выходы блока сумматоров по модулю 2 — через входной коммутатор с регистром кодирования — декодирования, блок управления, соединенный с запоминающим регистром, с регистром кодирования — декодирования и с регистром мощности корректирующего кода, дешифратор, соединенный с индикатором режима, с регистром мощности корректирующего кода и с входным и выходным коммутаторами.

Однако при использовании в схеме корректирующего кода, исправляющего минимальное число ошибок, затраты оборудования наименьшие, но при увеличении числа отказов его мощности будет недостаточно, чтобы исправить все ошибки, С другой стороны, применяя в схеме коррекции ошибок при небольшом числе отказов кода, исправляющие большое количество ошибок, часть мощности кода не будет использована.

Цель изобретения — повышение надежности работы устройства.

5 Поставленная цель достигается тем, что в устройство введены схема преобразования, схема сравнения кодов и схема округления, причем выходы дешифратора ошибки соединены с входами схемы преобразования, выход

10 которой соединен с входом запоминающего регистра, входы схемы сравнения кодов соединены с выходами запоминающего регистра и регистра мощности корректирующего кода, а выход — с входом регистра мощности кор15 ректирующего кода, выход дешифратора соединен с регистром кодирования — декодирования через схему округления.

На чертеже изображена блок-схема предлагаемого устройства для кодирования и деко20 дирования.

Устройство содержит регистр 1 кодирования — декодирования (РКД), который имеет вход 2 и выход 3. Регистр соединен с блоком

4 местного управления (БМУ) и содержит и

25 триггеров T> — Т„.

Из и разрядов РКД 1 к информационных разрядов соединены со схемой 5 округления (СО), имеющей информационный вход 6 и выход 7. Содержимое всех триггеров РКД 1

30 подается через выходной коммутатор 8 на

429424

35 =31®3г

3б 31(э 3З

3„= агам а,;

Зв= 31® аг® аз

3-9 31® 34

3.10 = 3 г ® 34 °

3(1 31 ® 3 г® 3-4; а;г — — а,е à4 а-= а,;! с

3-II — — 31® 32

3(г= 31® 3 г

13-3) .

34= 3I

35 — =--- 3<, 3б= 31

3в 32

39 3.!

310= 3(> 3Z вии с содержимым РМКК 15, обеспечивает подключение к первому сумматору из блока

9 ВыходОВ Т!р Т р Т3 Т5 Т5р Т7 Т3, КО Второ45 му — выходов T„T>, Т3, Т, Т5 и т. д., т. е. в соответствии с выражениями (1) . Выходы первого, второго, третьего и четвертого сумматоров из блока 9 поступают на ДО 10 и на коммутатор 11. Последний также управляется

50 через дешифратор 19 содержимым РМКК 15 и ИР 20. Выходы сумматоров через коммутатор 11 поступают на триггеры Тц <р, Тп, TI2 (для рассматриваемого примера).

При поступлении на ДО 10 содержимого

55 избыточных разрядов на выходе дешифратора 10 нулевой код, так как поступившая на блок 9 (n — s) сумматоров по модулю 2, где и — общее количество разрядов PKLI„3 s— иинимальное количество информационных разрядов в РКД 1 при максимальной мощности корректирующего кода (МКК), т. е. при максимальной МКК. Все (n — s) выходов соединены с входами дешифратора 10 ошибки (ДО) и с входами входного коммутатора 11, который связан с разрядами РКД 1. Все k выходов ДО 10 соединены с входным ко. мутатором 11, где Й вЂ” максимальное количество информационных разрядов в регистре 1 при минимальной МКК и n=const. Выходы ДО

10 соединены также через схему 12 преобразования числа возбужденных шин в код (СП) и запоминающий регистр 13 со схемой сравнения кодов 14, другой вход которой связан с регистром 15 мощности корректируюгцего кода (РМКК). Регистр 15 имеет вход 16 и соединен с выходом схемы 14 сравнения кодов (ССК) и с БМУ 4, который связан с регистром 13. Блок 4 имеет вход 17 и выход 18.

РМКК 15 через дешифратор 19 соединен с коммутаторами 8 и 11 и схемой округления 5.

Другой вход дешифратора 19 подключен к выходу индикатора режима 20, который имеет вход 21. Выход РМКК 15 соединен с дешифратором ошибок 10.

Устройство работает следующим образом.

При кодировании информационное слово поступает по входу 6 через схему округления

5 в / информационных разрядов РКД 1, где

s< j(k. Количество разрядов j, отводимое для представления информации (т. е. точность), зависит от применяемой мощности корректирующего кода (т. е. от количесгва ошибок, которые необходимо исправить). Чем больше кратность ошибок, тем меньше 1, т. е. точность представления информации по мере увеличения ошибок уменьшается. Рассмотрим процесс кодирования на примере использоваВидно, что при неизменной общей длине кодового слова (и=12=coIIst) по мере у.величения мощности корректирующего кода (с

1 до 3) количество информационных разрядов падает (с 8 до 2). При отсутствии ошибок устройство настраивается таким образом, чтобы исправлять только одну ошибку (гарантированно) . Для этого МКК вЂ” 1 подается по входу 16 в РМКК 15. В индикатор режима (HP) 20 по входу 21 поступает код операции (кодирование). При поступлении k информационных разрядов (в данном примере k=8) они записывают в РКД 1 в первые k триггеров (т. е. Ть T>,...., T7, Т3). Коммутатор 8, управляемый дешифратором 19 в соответст5

1О

25 зо

40 ния групповых (n, k) кодов, оптимальных для случая независимых ошибок.

Пусть для представления информации требуется 8 разрядов, т. е, lг=8. Тогда код, исправляющий одну ошибку, т. е. МКК=1, будет иметь вид (12, 8), причем а!, а3, а3, а„а5, а5, а;, а3 — это информационные разряды; п9, II1o ац, а! — избыточные разряды, которые определяются выражениями

3-9= 3-1 -("„ " 5 35 36 3! В

Q(0 3(Qt -- " " "4- "-б

3((=3(®3Z-"34 Р37 а(2=31Е 3зы 34=- 3;Е" S, i

302 3!!аК «."! .3йаОЙ!7 С,,".,!!!! !!! " ф

Для МКК=2 код имеет вид (12, 4), где аь а, а3, а — информационные разряды, остальные — избыточные, определяемые выражениями

Для МКК=З код имеет вид (12, 2), где а и а3 — информационные разряды. Остальные разряды являются избыточными.

429424

1 8 .5 0 д.б 0 д.70 а-80 аз = 0 3

3.1 О агО а S 3.40авО Bio= 0

d1 О Bg О а,10 85.9 ь7@

1 О аЗ 0 а.,1 О+ 35 O+ а80

a„„=u а1 = О

45

5 выход дешифратора комбинация является разрешенной. Предположим, информация имеет вид 10100110.

Тогда в соответствии с выражениями (1) ей будет соответствовать кодовое слово

101001100100, где четыре последние цифры являются избыточными. Кодовое слово считывается с выхода 3 РКД 1, При выполнении равенств на входе ДО 10 нулевой код, т. е. ошибки нет. Содержимое первых k разрядов поступает на схему округления 5 и, так как МКК=1, практически без округления поступает на выход 7.

Предположим, что в кодовом слове есть ошибки, например, в пятом разряде. Принятое на РКД 1 ошибочное кодовое слово имеет вид 101011100100, Тогда при проверке выражений согласно (4) на выходе блока 9 появляется вектор ошибки 1011, который после дешифрирования в ДО 10 исправляет содержимое Т> на обратное, т. е. в О, что будет соответствовать коррекции данной ошибки, Одновременно установочный сигнал с выхода дешифратора 10 через схему СП 12 и регистр

13 сравнивается на ССК 14 с содержимым

РЫКК. При равенстве содержимого РМКК и регистра 13 ССК выдает сигнал «+1» в регистр 15. Таким образом, при i ошибках применяется МКК=(+1). Это позволяет автоматически исправлять ошибки по мере их появления. В рассматриваемом примере для одной ошибки теперь применяется МКК=2.

Этому соответствует групповой код (12, 4), где под информационные разряды отводится четыре разряда. Остальные разряды определяются согласно выражениям (2). Теперь информационное слово 10100110, сосчитанное из

РКД 1, в схеме СО 5 округляется до 10110000 и вновь записывается в регистр 1. Кодовое слово, образованное согласно выражениям (2), имеет вид 101110100100. При декодировании на выходе 7 СО 5 получают четыре разряда, а остальные заполняют нулями, т. е. декодированное информационное слово будет иметь вид 10110000.

Если произойдет еще одна ошибка, то в регистре 13 будет также, как и в РМКК записана 2, и ССК выдает «+1» в регистр 15, т. е.

МКК=З. Тогда схема СО 5 округляет

10110000 до 11000000 и записывает в РКД 1.

15 го г5

При декодировании кодовое слово поступает па вход 2 РКД 1. По входу 1б на РМКК

15 поступает величина МКК (в рассматриваемом примере МКК=1). В индикатор режима

20 по входу 21 поступает код операции (декодирование). Выходной коммутатор 8 обеспечивает проверку информационных и контрольных разрядов согласно (1), т. е.

Закодированное в соответствии с выражениями (3) кодовое слово будет иметь вид

111111111000.

Таким образом, предлагаемое устройство адаптируется к имеющей место ситуации и позволяет не терять информацию по мере увеличения числа ошибок, хотя бы за счет снижения ее точности.

Предмет изобретения

Устройство для кодирования и декодирования, содержащее регистр кодирования — декодирования, соединенный через выходной коммутатор с блоком сумматоров по модулю

2, дешифратор ошибки, входы которого соединены с блоком сумматоров по модулю 2, а выходы которого и выходы блока сумматоров по модулю 2 — через входной коммутатор с регистром кодирования — декодирования, блок управления, соединенный с запоминающим регистром, с регистром кодирования — декодирования и с регистром мощности корректирующего кода, дешифратор, соединенный с индикатором режима, регистром мощности корректирующего кода и входным и выходным коммутаторами, отличающееся тем, что, с целью повышения надежности работы устройства, в него введены схема преобразования, схема сравнения кодов и схема округления, причем выходы дешифратора ошибки соединены с входами схемы преобразования, выход которой соединен со входом запоминающего регистра, входы схемы сравнения кодов соединены с выходами запоминающего регистра и регистра мощности корректирующего кода, а выход с входом регистра мощности корректирующего кода, выход дешифратора соединен с регистром кодирования— декодирования через схему округления.

429424. с

Составитель В. Крылова

Техред 3. Тараненко

Корректор О. Усова

Редактор Т. Иванова

Типография, пр. Сапунова, 2

Заказ 51/6 Изд. И 866 Тираж 624 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Я-35, Раушская наб., д. 4/5