Устройство mi goiymmwaшчисжтельной ivlamit-ш с kahajiai'm связи

 

(11), 43Ж82

ИЗОБРЕТЕЙ ИЯ

Союз Советскнз

Соцналнстннескнк

Роспубпнк

1 (61) Зависимое от авт. свидетельства— (22) Заявлено 28.02.72 (»)r? Я 7 /1324 (51) М Кл. (О6 9/i8

O C(t /О с присоединением заявки—

Гаеудерствеккьй кенктет

Сеаетв Мкнкстрее СССР ее делен кзебретеккк

II OTKPblTN (32) Приоритет—

Опубликоваио25,О6,.7 (Бюллетень %2З (45) .Дата опубликования описания 05,0 7.71: (5Ж УЙК

681,327(.088,3) (72) Авторы изобретения

В. В Ивакин и В. Н, Тресорукон (71) Заявитель (54) УСТРОЙСТВО.ДДЯ СОПРЯЖЕНИЯ

ВЫЧИСЛИТЕЛЬНОЙ МЛПИНЫ С

КАНАЛАМИ СВЯЗИ

Изобретение относится к вычислительной телике и может быть использовано при создании устройств сопряжения вычислительных машин с каналами связи, например, в автоматизированных сйстемах управления (АСУ).

Известны такие устройства, построенные с применением долговременной памяти, к татара каналов связи, блока преобразования принимаемой ихформации, распределителя и блока управлейия. В этих устройствах обслуживание каналов сузи осуществляется по жесткой програъпие, которая задает определенную последовательность и продолжительность обслуживания.

Цель изобретения — расширение функциональных возможностей устрой ства путем обеспечения оперативной смены порядка соединения вычислительной машины с каналами связи и оперативной смены длительности связи машины с каждым каналом.

В предлагаемом устро. :,стве

2 первый выход олока долговременной памяти через блок управления подключен к второму входу ко а1утатора. Выход этого коммутатора ссади= нен с входом блока преобразования, второй выход которого через первук схему И (вход схемы И соединен с первым выходом триггера) подключен к второму входу распределите1о ля. Второй выход распределителя соединен с вторым выходом устройства, первым входом счетчика и первйм входом второй схемы И, выход которой соединен с первым вхо1б дом схемй ИЛИ и первым входом триггера. Второй выход этого триггера eI. à линию задержки подключен ко второму входу триггера, второй вход второй схемы И соединен с выходом счетчика, второй вход которого соединен с вторым выходом блока долговременной памяти. Вход последнего подключен к выходу схемы ИЛЙ, второй вход которой соединен с выходом блока

rrycza, выход схемы ИЛИ подключен

4334S2.3 к третьему входу коклутатора, а вход регистра адреса через шифратор соединен с клавишным пультом ттптют .летия

На чертеже представлена олок= схема устройства. В ее состав входят коммутатор 1, блок преобразования 2, блок управления 3, входы

4 устройства, выходы 5 устройства, распределитель 6, электронная вычислительная машйна ЭВМ 7, счетчик

8, выход устройства 9, блок долговременной памяти l0, клавишный пульт Управления II, шифратор I2, регистр адреса 13, блок куска Х4, схегла KIN I5, схегла И Хб, триггер

I7, линия задержки IB и схема И 9, Устройство работает следуыпм образом. Сигналы информации поступают из каналов связи на входы 4 коммутатора I. Подключение того или иного канала связи к блоку 2 осуществляется по сигналам от блока управления 3. После очередного подключения канала связи к блоку

2, последний осуществляет выделе- нйе тактов а затем — демодуляцию сигналов. егюдулированный информациси;;:нй сигнал и тактовые сигналы поступают в распределитель б, где осуществляется поиск начала сообщения, фазирование распределителя, преобразование последовательйого кода в параллельный и выдача ин1.orмaции отдельными словами в ЭВ11 7. После приема последнегс слова сообцения распределитель 6 выдает на счетчик 8 числа сообщений сигнал конца сообщенЫ для осуществления (фиксации числа принятых сообщении; Далее блок управления осуществляет подключение очередного канала к блоку 2, и процесс приема сообщения повторяется. Подключение очередного канала происходит после подачи в управ ляющее устройство из блока 10 очередной команды.

Поступление команд из блока

f0 происходит следующим ооразом.

Перед началом работы или при смене программ работы человек.=оператор с пульта П одним из сигналов через шифратор ?2 путем формирования старших разрядов в регйстре I3 задает программу, которая долька исполняться, и затем запускает схему. При залуске срабатывает блок ска 14, который через схему ИЛИ устанавливает в ноль коммутатор и производит первичное чтение команды из блока ТО. В состав каждой команды входит один из сигналов, пост тпаицих в когжутатор и включающйх соединение соответствующего

4 канала связи с блоком 2. Кроме то го, в состав каждой команды входят младшие разряды адреса, поступающие в регистр I3 и определяющие; какая следующая команда должна считываться из блока IO в очередной раз. В состав команды также входит код определяющиИ сколько сообщений должно быть при1О нято из данного канала связи.

Этот код поступает в счетчик 8 и там запоминается. Сигналы конца сообщения постуйакщие из распределителя 6, каждый раз уменьшают код в счетчике на единицу. Для удобства работы в блок Ш заносится на единицу меньше сообщений, чем требуется принять. Это делается для того, чтобы последний сиг о нал конца сообщения прошел через схему И I6 и осуществил установку в ноль коммутатора и новое чтение.

Схема И I6 разрешает прохождение сигнала конца сообщения при усло25 вии что В счетчике записан код, равный нулю, Для устранения ложных срабатываний распределителя 6 в период установления тактовых сигналов в блоке 2 в устройство введена це®О почка защиты, состоящая из триггера I7 линйи задержки 18 и схемы "И I5. Эта цепочка запускается сигналом чтения и обеспечивает отключение тактовых сигналов межЗ5 ду блоком 2 и распределителем 6 на время, определяемое линией задержки.

ПРЕТИТ ИЗОБРЕТЕНИЯ

Устройство для сопряжения вычислительной машины с каналами связи содержащее блок долговременнон памяти, с подключенным к

45 нему регистром адреса, блок пуска, блок управления, когалутатор, первый вход которого соединен с входом устройства, распределитель, первый вход которого подключен к

so к первому выходу блока преобразования, первый выход распределителя соединен с перв м выходом устро:cTBB, счетчик, триггер, схемы N, ИЛИ и линию задержки, отлиss чающееся тем, что, с целью расширения функциональйых возможностей устройства, в нем первый выход блока долговременной памяти через блок управления подключен ко второму входу когыутатора, выход которого соединен с входом блока преобразования, второй выход которого через первую схему И, вход

5 которо» соединен с первым выходо триггера, подключен к второму вхо. ду распределителя, второ . выход

«оторого саед»нен с вторым выходом устройства, первым входом счетчика и первым входом второй схемы И, выход которой соединен с первым входом схемы ИЛИ и первым входом триггера, второи выход которого через лийию задери и подключен ко второму входу триггера, второй вход второй схемы И соеди433482, нен с выходом счетчика, второи вход которого соединен с вторым выходом блока долговременной па1 мяти, вход «оторого подключен к к выходу схемы ИЛИ, вто » вход которой соединен с выходом блока пуска, выход схемы ИЛИ подключен к третьему входу коммутатора, а о вход регистра адреса через шйфратор соединен с клавишным пультом управления.

Х о

lQ с

Kt сс сс с

cU а

М

О с с

M с. х ь

K с г

433482 с с о с с с и и о и ссс о с.

f"

X cf сс ID о а.m

a) с

<, с

cg

:1

О

QJ ь с

Х cg о с n.„- IO с с о

Ф> ссс сс с

О

О

Cl. са С с, С ь

О с