Частотно-импульсный функциональный преобразователь двух переменных
E патент;-". э-::.,;.-;: о:= м
Ён
О ПИСА Е
Союз Советскии
Социалистии ескина
Республик
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Зависимое от авт. свидетельства (22) Заявлено 28.09.72 (21) 1833959/18-24 с присОединением заявки № (32) Приоритет
Опубликовано 25.07.74. Бюллетень № 27
Дата опубликования описания 5.01.75 (51) М. Кл. 6 06f 15(20
Гооудвротвеннмй комитет
Совета Министров СССР оо делам изобретений и открытий (53) УДК 681.32(088.8) (72) Авторы изобретения
Г. О. Паламарюк и В. Н. Соломаха
Рязанский радиотехнический институт (71) Заявитель (54) ЧАСТОТНО-ИМПУЛЬСНЫЙ ФУНКЦИОНАЛЬНЫЙ
ПРЕОБРАЗОВАТЕЛЬ ДВУХ ПЕРЕМЕННЫХ
Изобретение относится к,вычислительной техяике и может быть использовано:в качестве самостоятельного функционального блока, обеспечивающего предварительную обработку информации с частотных датчиков при стыковке их с ЦВМ, а также в составе вычисли IåëüHûõ устройств, предназначенных для непосредственной обработки частотно-импульсных сигналов.
Известно аналого-цифровое устройство для воспроизведения функций двух переменных, основанное на интерполяционном полиноме
Лагранжа,в кусочно-линейной логической форме, содержащее .входные, преобразователи, запоминающий блок, антерполятор и блок оценки, Однако этим устройствам свойственна низкая точность реализации функциональной зависимости z=f(x Цель изобретения — повышение точности функционального преобразования при сохранении непрерывного характера обработки информации. Для осуществления этой цели в устрой ство введены блок, сравнения, делители частоты, блок формирования ча стоты еоррекци и, реверсивный счетчик, схемы «И» и «ИЛИ», .причем, входы блока сравнения соединены соответственно со вторым входом устройства и выходом одного из делителей частоты, установочный вход которого подключен к одно му из выходов блока сравнения, два других выхода блока сравнения соединены с первыми входами схем «И», вторые входы которых через блок формирования частот коррекции подключены к выходам интерполятора, один из выходов которого связан с входами 10 nåëèòåëåé частоты; выходы схем «И» подключены к первым входам схем «ИЛИ», вторые входы которых соединены соответственно со вторым входом устройства и с выходом BTO рого делителя частоты,,выходы схем «ИЛИ» 15 одключены к входам реверсивного счетчика, выходы сосгояний которого соединены с входами иптерполятора и запоминающего блока, другие входы которого подключены к выходам состояний триггеров преобразователя 20 частота-код, частотным входом соединенного с интерполятором, а кодовые выходы запоминающего блока подключены к соответствующим входам блока формирования частоты коррекции. 25 На фиг. 1 приведена схема предлагаемого устройства; на фиг. 2 — схема интер полятора. Частотно-импульсный функциональный преобразователь (ЧИФП) состоит из интерполятора 1, блока формирования частоты коррек30 ции 2, запоминающего блока 3, преобразова437076 10 (3) где х — х. Ф х1+ 1 — xl 50 3 теля частота-код 4, блока сравнения 5, схcм «И» 6 и «ИЛИ» 7, реверсивного счетчика 8, делителей частоты 9 и 10. В предлагаемом устройстве вход F,- соединен с входом блока сравнения 5,;други;I входом подключенного к выходу делителя .частоты 10, установочный вход которого соединен с выходом блока, сравнения 5, а два других входа подключены к,входам схем «И» 6, Вторые входы этих схем подключены к выходу блока формирования частоты коррекции 2, а выходы — к,входам соответствующих схем «ИЛИ» 7. Второй вход одной из схем «ИЛИ» 7 соединен с входом устройства, а выход — с суммирующим входом реверсивного .счетчика 8, вычитающим,входом подключенного к выходу другой схемы «ИЛИ» 7, на второй вход которой подключен выход делителя частоты 9. Выходы состояний реверсивного счегчика 8 соединены с входами интерполятора 1 и запоминающего блока 3, другими входами подключенного к выходам состояний триггера преобразователя частота-код 4, частотным входом (F„— F;) соединенного с одним из входов интерполятора 1, а входом — c входом F устройства. Выходы запоминающего блока 3 подключены к соответствующим входам интерполятора 1, одним из выходов соединенного с входами делителей частоты 9 и 10, а,другими — с входами блока формирования частоты коррекции 2, остальными входами подключенного к кодовым выходам запоминающего блока 3. Частотно-импульсный функциональный преобразователь двух переменных реализует зависимость К,Ц = (F.(), Г,(i)I (1) путем воспроизведения обратной функции F(>,() = - .„(t ) 1 . (/)) (2) в цепи обратной связи частотно-импульсной системы следящего уравновешивания, составляющей основу схемы устройства. Для повышения быстродействия ЧИФП используется грубый канал, осуществляющий периодную отработку результирующего кода У, в динамическом режиме. Грубый канал (см. фиг. 1) состоит из схемы сравнения 5, схемы формирования ча стоты коррекции 2, двух схем «И» б, делителя частоты 10. Принцип действия грубого канала основан на сравнении периодов входной частоты T (t) с периодом частоты обратной связи Т„(t). В случае их неравенства в течение времени AT = Т,. (1) — Т„(t) формируется коррекция +ЛЛ,. Работа схемы предлагаемого устройства происходит следующим образом. Импульсы входной частоты Р„поступают на вход преобразователя частота-код 4, где формируется код номера интервала. С частотного выхода r. ðåoáðàçoâàòåëÿ частота-код 4 .на интер полятор 1 подается разностный сигнал F,— F,„;, который учасгвует в формировании интер полирующего множителя. B соответствии с кодами преобразователя 4 и старших разрядов реверсивного счетчика 8 запоминающий блок 3 подключает на вход интерполятора 1 частоты Flö j, FlpI .1, Ец+и F1+1 j+I моделиру1ощие ординаты функции,в узлах интер поляции ij-го к вадрата разбиения области определения Ip — . Кроме того, на вход интерполятора .подаются прямые и обратные коды младших разрядов реверси вного счетчика 8. Интерполятср, в соотвегствии с выражениям и для последовательной линейной интерполяции по Лагранжу 8 2 — Z / Z Z j Zj Р Х „1 — Х У1 = У1) + У1+1 1 х1 1 х1 xi+1 х Х вЂ” Х1 У1 — У1, j+1 + i+1,1+1 xi 1 — х Х1+1 — Х1 формирует частоту Р„, определяющую значение функции cp — :внутри найденного квадрата разбиения (ц). Выражения у, и у; (3) моделируются множ ительно-делительным устройством (МДУ), реализованным на основе схемы тр|иггерного кольца 11 JITK (|см. фиг. 2), на выходах которой формируются прямоугольные импульсы с коэффициентами заполнения х х! и ", (4) Fx — Fx Fxl+1 — Fxl Fx 1+1 — Fxl где F,.« I — F„1 —— AF„1 — опорная частота. Сигналы ЛТК 11 управляют прохождением через схемы «И» 12, 13, 14, 15 импульсов соответст вующих частот F;, Р1+1,1, F, 1+ь F1+I,j+I.. что ра вносильнo умножению последних на коэффициенты заполнения (4). Схемы «ИЛИ» 16, 17 осуществляют суммирование импульсных последовательностей, в результате чего на их выходах средние з начения частот соответственно равны хi@I Fx Fx xc Fi — Fi,1 + Fi+1,J Fëi Fx! Fxx1 i.1 — Fx Fx — Fx; F)j —— -Fi, р1 +Fi-:1, j+1 (5) 1 Fxi 1Fxi Окончательное выражение для у (3) моделируется с помощью схем двоичных умно>кителей (ДУ) 18 и 19 и схемы «ИЛИ» 20 (см. фиг. 2). Ф,1 — N Ф вЂ” Фх1 Foc Fl +F;, (6) Nzj+1 — М„ М„+1 — Nzj где N, +I — Л „соответствует младшей единице кода У„, участвующего в определении квадрата разбиения области определения cp — . С выхода интерполятора 1 частота F „, пройдя дел итель частоты 9 и схему «ИЛИ» 7, поступает на вычитающий вход реверсивного счетчика 8, на суммирующий вход которого через другую схему «ИЛИ» 7 поступают им43707б 10 пульсы частоты F . В статическом режиме в реверсивном счетчике 8 о существляется количесрвенное сравнение им пульсов частот F„(t) и F«(t) и в случае их неравенства происходит обработка результирующего кода N,(t), т. е. работает только точный канал устройсрва. В динамическом режиме, т. е. тогда, когда ! Огре|пность Л гтеер /греальн превышает погрешность работы грубого канала, блок сравнения 5 формирует сигнал +AT, разрешающий прохождение через соответствующую схему «И» 6 частоты FI, c блока формирования частоты коррекции 2, которая определяется таким образом, чтобы обеспечивалась наилучшая сходимость при минимальных аппаратурных затратах. Фор мираваяие попериодной коррекции ЛЛ, происходит до тех пор, пока ВЕЛИЧИНа Мгтеор греальн НЕ CTBHPT МЕНЬШЕ погрешности работы грубого канала. Необходимая при сравнении синхронизация пери<ндо в T,,(t) и T«(t) достигается путем начальной установки делителя частоты 10 импульсами частоты F (t). Статическая погрешность ра ссматриваемого преобразователя имеет следующие составляющие: погрешность дискретности выходного кода, погрешность интерполяции, погрешность, обусловленная пульсацией кода Nz. В свою очередь 1погрешность и|нтерполяции складывается из методической, определяемой количеством квадратов разбиения, и инструментальной, определяемой точностью «набора» частот, моделирующих ординаты функции cp в узлах интерполяции, и точностью работы операционных блоков. Все составляющие погрешности могут быть снижены до требуемого значения соответствующим увеличением числа разрядов реверсивного счетчика, объема запоминающего блока и соответствующ1им выбором частотных диапазонов. Ранее предполагалось, что функция <р однозначна. При необходимости воапроизведения неоднозначной функции cp —, обла сть определения (х,у) должна быть разбита на участки, где с - однозначна, а схема преобразователя —,дополнена специальными блоками 45 определения этих участков и необходимой коммутацией на входах запоминающего блока. В предлагаемом устройстве возможно е неравномерное (упорядоченное) разбиение на интервалы по осям х и г, В этом случае в запоминающем блоке необходимо хранить и в соответствии с изменением аргументов выдавать различные значен|ия интервалов разбиения. Предмет изобретения Частотно-импульсный функциональный преобразователь двух переменных, содержащий интерполятор, соединенный с запоминающим блоком, преобразователь частота-код, подключенный к одному из входов устройства, о тл ич а ю шийся тем, что, с целью повышения точности, в:него введены блок сравнения,,делители частоты, блок формирования частоты коррекции, реверсивный счетчик, схемы «И» и «ИЛИ», причем входы блока сравнения соединены соответственно с вторым входом устройства и,выходом од ного из делителей частоты, установочный вход которого подключен к одному из выходов блока сравнения, два других выхода блока сравнения соединены с первыми входами схем «И», вторые входы которых через блок формирования частот коррекции подключены к выходам интерполятора, один из выходо|в которого связан со входами делителей частоты; выходы схем «И» подключены к первым .входам схем «ИЛИ», вторые входы которых соединены соответственно со вторым входом устройства и с выходом второго делителя частоты, выходы схем «ИЛИ» подключены ко входам реверсивного счетчика, выходы состояний которого соединены со входами интерполятора и запоминающего блока, другие входы которого подключены к выходам состояний триггеров, преобразователя частота-код, частотным выходом соединенного с интерполятором, а кодовые выходы запоминающего блока подключены к соответствующим.входам блока формирования частотыкоррекции. 437076 Фиг 1 F. iI, +jI z Z Составитель В. Соломаха Техред А. Дроздова Корректоры: О. Тюрина и В. Брыксина Редактор Е. Гончар Типография, пр. Сапунова, 2 Заказ 3474/15 Изд. № 89 Тираж 624 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж-З5, Раушская наб., д. 4/5
