Устройство управления цифровой вычислительной машины
@м » в авюо .зная
ОП ИСАН И
ИЗОЬГЕтЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ,ï 47I585
Союз Советских
Социалистических
Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 24.02.72 (21) 1751038/18-24 (51) M. Кл. G 06f 9, 00 с присоединением заявки №
Совета й1инистров СССР ло делам изобретений и открытий
Опубликовано 25.05.75. Бюллетень № 19
Дата опубликования описания 09.09.75 (53) УДК 681.325(088.8) (72) Автор изобретения
А. А. Бурцев (71) Заявитель (54) УСТРОЙСТВО УПРАВЛЕНИЯ ЦИФРОВОЙ
ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ
ГосУдаРственный комитет (23) Приоритет
Изобретение относится к вычислительной технике.
Известны устройства управления для цифровой вычислительной машины, содержащие регистр запросов, установочные входы которого подключены к входам запросов устройства, регистр маски, установочные входы которого подключены к входам масок устройства, схему предварительного преобразования, входы которой подключены к выходам регистров запросов и маски, последовательно соединенные шифратор, регистр номера запроса и блок формирования адресов и счетчик адреса команд, выходы которого соединены с адресными выходами устройства и соответствующими входами блока формирования адресов, а входы подключены к адресным входам устройства.
Все известные устройства управления требуют значительного объема оборудования для организации процесса выделения приоритетных запросов.
Цель изобретения — упрощение устройства.
Предлагаемое устройство отличается от известных тем, что оно содержит элемент «НЕ», включенный между выходом старшего разряда схемы предварительного преобразования и соответствующим входом блока формирования адресов, выходы схемы предварительного преобразования соединены с одноименными входами счетчика адреса команд, выходы которого соединены со входами шифратора и одноименными сбросовыми входами регистра запросов.
На чертеже приведена блок-схема устройства управления. Она содержит регистр 1 запросов, регистр 2 маски, схему 3 предвариИ тельного преобразования, счетчик 4 адреса команд, шифратор 5, регистр 6 номера запроса, блок 7 формирования адресов, элемент
«НЕ» 8, входы 9 запросов, входы 10 масок, шину 11 обобщенного запроса, адресные вы15 ходы 12 и адресные входы 13.
Устройство работает следующим образом.
По входам 9 запросов и масок 10 происходит установка регистров запросов 1 и мас20 ки 2.
Схема 3 предварительного преобразования формирует слово разрешенных запросов, которое в общем случае может быть представлено следующим расположением значащих разрядов: Х... Х10... О. (1) и инвертирует непрерывную последовательность «нулей» младших разрядов слова (1), а остальные разряды, вне зависимости от их значений, t
30 «обнуляет»: 0... 001... 1. (2) 471 585 (3) Составитель Г. Сорокин
Техред Е, Подурушина
Корректор Е. Фанита
Подписное
Редактор Е. Гончар
Заказ 2220/22
Тираж 679
Изд. № 777
Типография, -ip. Сапунова, 2
Появление «нулевого» потенциала па выходе старшего разряда схемы 3 предварительного преобразования свидетельствует о наличии хотя бы одного незамаскированного запроса на регистре 1 запросов. Элемент «НЕ»
8 формирует сигнал и по шине 11 обобщенного запроса передает его в блок 7 формирования адресов. Содержимое счетчика 4 адреса команд пересылается в память (на чертеже не показана) по адресному выходу 12. Счетчик адреса команд принимает состояние, соответствующее ее слову (2) и арифметически увеличивает свое содержимое на «единицу»:
0...001... 1
+0...
0...010... 0
Полученное слово (3) соответствует выделенному первому незамаскированному запросу, представленному в позиционном коде. Выделенный сигнал производит гашение одноименного разряда регистра 1 запросов. Шифратор 5 преобразует номер позиции «единицы» в слове (3) в двоичный код, который фиксируется на регистре 6 номера запроса и используется в блоке 7 формирования адресов. По адресному входу 13 происходит установка нового содержимого счетчика адреса команд.
Предмет изобретения
Устройство управления цифровой вычислительной машины, содержащее регистр запрос сов, установочные входы которого подключены ко входам запросов устройства, регистр маски, установочные входы которого подключены ко входам масок устройства, схему предварительного преобразования, входы ко10 торой подключены к выходам регистров запросов и маски, последовательно соединенные шифратор, регистр номера запроса и блок формирования адресов и счетчик адреса команд, выходы которого соединены с адрес15 ными выходами устройства и соответствующими входами блока формирования адресов, а входы подключены к адресным входам устройства, отличающееся тем, что, с целью упрощения устройства, оно содержит элемент «НЕ», включенный между выходом старшего разряда схемы предварительного преобразования и соответствующим входом блока формирования адресов, выходы схемы предварительного преобразования соединены с одноименными входами счетчика адреса команд, выходы которого соединены с входами шифратора и одноименными сбросовыми входами регистра запросов,