Устройство для цифрового измерения и контроля нестабильности серии периодов следования импульсов

 

О П И С А Н И Е > 473961

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Зависимое от авт. свидетельства— (22) Заявлено 18.12.72 (21) 1 858417/18-10 с присоединением заявки №вЂ” (32) Приоритет—

Опубликовано 14.06,75. Бюллетень № 22

Дата опубликования описания 29.12.75 (51) М. Кл. (i 01г 23/10

Государственный комитет

Совета Министров СССР

fla делам изобретений и открытий (53) УДК 621.317.761 (088.8) (72) Авторы изобретения

В. Г. Бережной и А. Е. Богатых (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ЦИФРОВОГО ИЗМЕРЕНИЯ И

КОНТРОЛЯ НЕСТАБИЛЬНОСТИ СЕРИИ ПЕРИОДОВ

СЛЕДОВАНИЯ ИМПУЛЬСОВ

Изобретение относится к области электроизмерительной техники и может быть исполь зовано для сокращения времени измерения нестабильности периода следования импульсов.

Известное устройство для цифрового измерения и контроля нестабильности серии пе риодов следования иппульсов, содержащее блок подсчета импульсов эталонной частоты за промежуток времени, кратный, период измеряемой частоты, в котором выход ключа управления через делитель частоты следования импульсов и схему «ИЛИ» связан с вторым входом управляющего триггера, первым входом подключенного к входу делителя, выходом--к первому входу схемы «И», второй вход которой соединен с источником импульсов эталонной частоты, выход — со счетным входом счетчика импульсов и первыми входами первой и второй схем «И» блока контроля нестабильности, в котором выходы коммутирующего триггера через первую и вторую схемы «И» связаны с суммирующим и вычитающим входами реверсивного счетчика, выходами подключенного через коммутатор двусторонних допусков к его выходам, а логическая схема оценки отклонения периода за максимальный и минимальный допуски включает первый и второй триггеры и схему «И», и блок индикации, входы которого

2 связаны с выходами блоков подсчета и контроля нестабильности.

Предлагаемое устройство отличается от известных тем, что в нем блок контроля нестабильности снабжен дополнительными схемой «И» и делителем частоты следования импульсов, выход которого соединен с единичным входом второго триггера логической схемы оценки отклонения, вход — с выходом

10 дополнительной схемы «И», первым входом подключенной к выходу сигнала реверса коммутирующего триггера, вторым — к первому выходу коммутатора допусков, второй выход которого соединен с единичным входом llcp15 вого триггера логической схемы оценки от клонения, причем счетный вход коммутирующего триггера связан с входом делителя частоты блока подсчета.

Такое выполнение устройства позволяет

2р сократить время измерения нестабильности периода следования импульсов.

На чертеже приведена блок-схема предлагаемого устройства.

Устройство состоит из блока подсчета им25 пульсов эталонной частоты, образованного ключом 1 управления, делителем 2 частоты следования импульсов, схемой «ИЛИ» 3, управляющим триггером 4, схемой «И» 5, счетчиком 6 импульсов, блока 7 индикации; блозс ка контроля нестабильности, образованного

3 коммутирующим триггером 8, первой и второй схемами «И» 9 и 10, реверсивным счетчиком 11, коммутатором 12 двусторонних допусков, дополнительной схемой «И» 13, делителем 14 частоты следования импульсов и логической схемой оценки отклонения,периода за максимальный и,минимальный допуски, включающей первый и второй триггеры 15 и

16 и схему «И» 17; и источника 18 импульсов эталонной частоты.

Устройство работает следующим образом.

До начала измерений по цепи «Ввод допусков» подается сигнал на коммутатор 12, по которому определенные выходы:реверсив ного счетчика 11 подключаются к первому и второму выходам коммутатора 12. Затем сбрасываются на нуль делитель 2, счетчик 6, делитель 14, устанавливаются в исходное положение триггеры 4, 8, 15, 16 и счетчик 11, выключается ключ 1.

В исходном положении в счетчик 11 записано начальное число Жо.

После пуска первый импульс измеряемой частоты поступает через ключ 1 на делитель 2 и триггеры 4 и 8.

Выходной потенциал триггера 4 открывает схему «И» 5, через которую на вход счетчика 6 начинают поступать импульсы эталонной частоты источника 18, Выходной потенциал триггера 8 открывает схему «И» 9, через которую на суммирующий вход счетчика 11 начинают поступать импульсы источника 18.

Вторым импульсом измеряемой частоты триггер 8 перебрасывается, открывается схема «И» 10, и импульсы эталонной частоты начинают поступать на вычитающий вход счетчика 11.

Одновременно открывается схема «И» 13, через которую сигнал, возникающий в момент, когда число в счетчике 11 становится равным N,„„, проходит на вход делителя 14.

Третий импульс измеряемой частоты вновь перебрасывает триггер 8, и циклы суммирования-вычитания повторяются.

Если интервалы между импульсами измеряемой частоты одинаковы, то в каждом цикле к числу Л, добавляется, а затем вычитается одно и то же число.

Если коэффициент деления делителя 2 равен К, то через К импульсов измеряемой частоты на вы оде делителя 2 появляется сигнал. Пройдя через схему «ИЛИ» 3, он перебрасывает триггер 4, поступление импульсов эталонной частоты на счетчики 6 и 11 прекращается и число из счетчика 6 передается в блок 7 индикации.

Перед появлением сигнала на выходе делителя 2 сигналом с выхода делителя 14 перебрасывается триггер 16. Схема «И» 17, па входы которой поданы сигналы с триггеров

15 и 16, открывается, и на блок 7 проходит сигнал «Норма».

473961

Если интервалы между импульсами измеряемой частоты увеличиваются, то в течение интервала контроля -остаточное число уменьшается до величины Л,„,:,, срабатывает триггер 15, и сигнал о выходе периода за максимальный допуск поступает на блок 7.

Если временные интервалы между импульсами измеряемой частоты уменьшаются, то остаточное числопревышает величину N„,„, С этого момента сигналы на втором выходе коммутатора 12 не появляются, триггер 16 не перебрасывается и сигнал о выходе периода за минимальный допуск поступает на блок 7.

1О

Предмет изобретения

20 Устройство для цифрового измерения и контроля нестабильности серии периодов следования импульсов, содержащее блок подсчета импульсов эталонной частоты за промежуток времени, кратный периоду измеряемой ча25 стоты, в котором выход ключа управления через делитель частоты следования импульсов и схему «ИЛИ» связан с вторым входом управляющего триггера, первым входом подключенного к входу делителя, выходом — к

3р первому вход у схемы «И», второй вход которой соединен с источником импульсов эталонной частоты, выход — со счетным входом счетчика импульсов и первыми входами первой и второй схем «И» блока контроля неста з5 бильности, в котором выходы коммутирующего триггера через первую и вторую схемы «И» связаны с суммирующим и вычитающим входами реверсивного счетчика, выходами подключенного через коммутатор двусто40 ронних допусков к его выходам, а логическая схема оценки отклонения периода за максимальный и минимальный допуски включает первый и второй триггеры и схему «И», и блок индикации, входы которого связаны с выходами блоков подсчета и контроля нестабильности, отличающееся тем, что, с целью сокращения времени контроля нестабильности, в нем блок контроля нестабильности снабжен дополнительными схемой «И» и де50 лителем частоты следования импульсов, выход которого соединен с единичным входом второго триггера логической схемы оценки отклонения, вход — с выходом дополнительной схемы «И», первым входом подключен ной к

55 выходу сигнала реверса коммутирующего триггера, вторым — к первому выходу коммутатора допусков, второй выход которого соединен с единичным входом первого триггера логической схемы оценки отклонения, причем

60 счетный вход коммутирующего триггера связан с входом делителя частоты блока подсчета.

I i Ц

Составитель В. Лившиц

Техред 3. Тараненко

Редактор И. Шубина

Корректор Е. Хмелева

Заказ 5501

МОТ, Загорский филиал

Изд. № 1499 Тираж 902 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5