Многоканальное устройство передачи информации с разностно- дискретной модуляцией

 

libel 474112

Оп ИСАНИЕ

ИЗОБРЕТЕН ИЯ

Союз Советскими

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЫ;ТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 05.06.72 (21) 1791705/26-9 с присоединением заявки ¹-(23) Приоритет—

Опубликовано 14.06.75. Ьюллете ьь Xl 22

Дата опубликования онн ання 07.01.76 (51) Ч. Кл H 04/ 5!00

Государственный комитет

Совета Министров СССР аа делам изобретений н открытий (53) УДК 621.391.3 (088.8) (72) Авторы нзооретсння

В. E. Быков, В. И. Грубов и В. А. Палещук (71) Заявитель (54) МНОГОКАНАЛЪНОЕ УСТРОЙСТВО ПЕРЕДАЧИ ИНФОРМАЦИИ С РАЗНОСТНО-ДИСКРЕТНОЙ МОДУЛЯЦИЕЙ

Изобретение относится к технике передачи сообщений и может быть использовано в адаптивных системах радиотелеметрии, связи, фототелеграфии и телевидения для передачи многоканальной информации с дискретноразностной модуляцией повышенной помехоустойчивости.

Известно многоканальное устройство передачи информации с разностно-дискретной модуляцией, содержащее синхронизатор, дво ичный модулятор н в каждом из У каналов ьычитающую схему, один из входов которой является канальным входом устройства, к второму входу подключен первый выход инхронизатора, третий вход соединен с выходом интегратора.

Однако при использовании известного устройства в многоканальных линиях передачи информации сообщения имеют некоторую избыточность, вызванную,нерациональнальностью построения кадров передачи информации, и не позволяют повысить достоверность правильного приема.

С целью снижения избыточности передаваемой информации в каждый канал предлагаемого устройства дополнительно введен гоичный модулятор, первый вход которого соединен с выходом вычитающей схемы, второй вход — с вторым выходом синхронизатора, а выход троичного модулятора подключен к входу интегратора и через дополнительно введенные блок памяти, две параллельно включенные схемы «И» и схему «ИЛИ» — к соответствующему входу блока формирования адресов каналов, первый выход которого соединен через блок суммирования с выходом устройства, второй и третий выходы подключены к входам двоичного модулятора, выход которого подключен к второму входу блоlo ка суммирования, причем третий выход блока формирования адресов каналов кроме того соединен с вторым входом одной из упомянутых канальных схем «И», а второй вход второй канальной схемы «И» соединен с третьим выходом синхронизатора, кроме того, второй и третий выходы синхронизатора соединены с (Л +1)-м и (Л +2)-м входамн блока формирования адресов каналов.

На чертеже приведена функциональная блок-схема предлагаемого устройства, В устройстве в каждом из М каналов вычитающая схема 1 подключена к первому входу троичного модулятора 2, выход которого через интегратор 3 соединен с одним из входов вычитающей схемы 1, кроме того, он непосредственно подключен к соответствующему входу Л -канального блока памяти 4, вторые входы вссх Л вычнтающнх схем 1 н (Л +1)-й вход блока памяти 4 соединены вместе и подзо ключены к первому выходу синхронизатора 5, 474112

3 а к второму выходу синхронизатора подключены параллельно в гор ые входы всех N троичных модуляторов 2, к каждому из N выходов блока памяти 4 одновременно подключены первыми входами схема «И» 6 высокого потенциала и схема «И» 7 низкого,потенциала, вторые входы схем «И» 6 всех каналов соединены вместе и подключены к третьему выходу синхронизатора 5. В каждом из Л каналов выходы схем «И» 6 и 7 через схему «ИЛИ» 8 подключены к соответствующему входу блока 9 формирования адресов, первый выход которого через блок суммирования 10 соединен с выходом устройства, а второй и третий выходы подключены к входам двоичного модулятора 11. Кроме того, второй выход дополнителыно подключен одновременно к вторым выходам Nсхем «И» 7,,выход двоигного модулятора 11 связан с вторым входом блока суммирования 10, второй и третий выходы синхронизатора 5 также соединены соответственно с (N+1)-м и (N+2)-м входами блока 9 формирования адресов.

Устройство работает следующим образом.

Исходный аналоговый сигнал S,. в каждом из N каналов поступает на вход вычитающей схемы 1, соединенной с троичным модулятором 2, в котором формируется сигнал разности между исходным сигналом и сигналом аппроксимации, вырабатываемым интегратором 3, вход которого связан с выходом троичного модулятора 2, а выход — с вычитающей схемой 1. Указанный разностный сигнал в троичной форме поступает на соответствующий вход N-канального блока памяти 4.

Синхронизм одновременного формирования разностного сигнала в троичной форме по всем

У каналам достигается подачей соответствующих импульсов на входы вычитающих схем 1 и троичных модуляторов 2 с двух выходов синхронизатора 5. В каждый период опроса одновременно с запуском вычитающих схем 1 также происходит сброс N-канального блока памяти 4 в исходное состояние.

В зависимости от исходного сигнала S; на каждом из N выходов N-канального блока памяти 4 может присутствовать один из трех типов сигналов: высокий, низкий и нулевой.

Так как нулевой сигнал соответствует избыточной выборке, то он в канал связи не передается. Это достигается подключением к каж

ZtnWSXr r nvn v ° — л

4 формирование двоичных кодов адресов каналов, начиная с младшего номера канала, име ющего положительный знак приращения исходной функции, которые через блок сумми5 рования 10 поступают на выход устройства.

По окончании формирования кода адреса последнего (старшего по номеру) канала с указанным знаком приращения с второго выхода блока 9 на вход двоичного модулято р ра 11 поступает сигнал формирования информационного символа «1», который также через блок суммирования 10 вслед за кодами адресов каналов поступает в канал связи. Кроме того, управляющий сигнал с того же (второго) выхода блока 9 поступает в качестве импульсов считывания одновременно на все N схем «И» 7 низких потенциалов, а на соответствующие входы блока 9 адресов одновремен но поступают управляющие сигналы тех ка р палов, в которых исходная функция имеет отрицательный знак приращения.

По окончании формирования кодов адресов этих каналов и выдачи их в канал связи с третьего выхода блока 9 в двоичный моду 5 лятор 11 поступает сигнал на формирование символа «О». С приходом следующего импульса опроса с синхронизатора 5 на вычи тающую схему 1 процесс формирования кадра .передачи информации повторяется. зр Таким образом, в каждом кадре передаются только адреса каналов, по которым исходные функции выходят за допуск 5 (шаг ква нтования), и два обобщенных символа «1» и «О», что позволяет существенно сократить обьем передаваемых многоканальных сообщений. Кроме того, благодаря детермированной передаче адресов каналов, вначале имеющих положительный знак приращения, а затем— отрицательный (или наоборот), данное

4р устройство позволяет правильно воспринимать на приемной стороне информационные символы «!» и «О» даже при их искажениях.

45 Предмет изобретения

Многоканальное устройство передачи информации с разностно-дискретной модуляцией, содержащее синхронизатор, двоичный мо5р дулятор и в каждом из .Ъ каналов вычитающую схеМУ один из BxAJTAR KATAAnu яа аа

474132

Составитель Р. Дубовая

Редактор Т. Янова Техред Т. Миронова Корректор Е. Хмелева

Заказ 5999 Тираж 740 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, )K-35, Раушская наб., д. 4/5

МОТ, Загорский филиал

3 формирования адресов каналов, первый iBbIход которого соединен через блок суммирования с выходом устройства, второй и третий выходы подключены к входам двоичного модулятора, выход которого подключен к второ му входу блока суммирования, причем третий выход блока формирования адресов каналов

4 кроме того соединен с вторым входом одной из канальных схем «И», а второй вход второй канальной схемы «И» соединен с третьим выходом синхронизатора, кроме того, второй и третий выходы синхронизатора соединены с (Л +1)-м и (N+2)-м входами блока формирования адресов каналов.