К АВТОРСКОМУ СВИДЕТВЛЬСТВУ (>) 475897 (61) Дополнительное к авт. свид-ву (22) Заявлено 14,06,71 (21) 1668568/18 24 с присоединением заявки № (23) Приоритет (43) Опубликовано05.10,78.Бюллетень № 37 (45) Дата опубликования описания «,ь.os,ч (51) М. Кл.

G 06 F 15/00

G 06 F 11/00

Государственный комитет

Совета Министров СССР по делам изобретений н открытий (53) УДК 681.323 (088.8) В. К. Левин, В. С. Антонов, А. A. Шульгин, И. Б. Михайлов, О. Il. Жуков-Емельянов, N. lj. Пебарт, И. С. Храмцов, И. А. Попова, Н. В. Егорычева, Г. С. Папилина, Ю. А. Коханов, Ю. А. Почечуев, Т. М. Королева, Б. А. Пряхин и В. В. Климов (72) Авторы изобретения (71) Заявитель (54) ПРОЦЕССОР ЦИФРОВОЙ ВЫЧИСЛИТЕЛЬНОЙ

СИСТЕМЫ

Изобретение относится к цифровой вычислительной технике, в частности к структурам центральных процессоров вычислительной системы, содержащей набор квазинезависимых блоков. работающих с совмещением во времени, включая встроенный блок диагностики.

Известны процессоры цифровых вычислительных систем, содержащие квазинезависимые блоки, такие как блок команд, блок управления памятью, подключенный к блоку памяти и включающий в себя входные и выходные регистры, пульт управления.

Одпако такие процессоры вычислительных систем имеют недостаточно высокое быстродействие, их диагностическая annaратура сложна, что вызвано ее автономностью и универсальностью, и, кроме того, в них не используется оборудование местных .блоков управления, имеющихся в различных подсистемах системы, для диагностики процессора.

Разделение функций контроля и диагностики процессора между. отдельными подсистемами путем использования оборудования местных блоков управления этих подсистем является существенно новым и принципиально отличает данный процессор от известных.

Цель изобретения вЂ” сокращение оборудования и повышение быстродействия про5 цессора.

Это достигается тем, что в процессоре выход наложения и выход инверсии блока диагностики соединены с третьим и четвертым входами блока управления памятью, информационный выход блока диагностики подключен к четвертому входу двоичного арифметического устройства, а пятый и шестой входы двоичного арифметического устройства вЂ” соответственно к выходу прерываний и выходу кода условий десятичного арифметического устройства, выход результата которого соединен с входом блока диагностики. Второй выход двоичного арифметического устройства подключен к первому входу блока команд, второй вход кото20 рого связан с вторым входом процессора.

На фиг. 1 представлена блок-схема процессора цифровой вычислительной системы; на фиг. 2 приведен пример построения подсистемы управления уровнями совмещения

475897 блока команд; на фиг. 3 вЂ” пример построения блока управления памятью процессора.

Предлагаемый процессор содержит блОк : 1 команд, двоичное арифметическое устройство 2, десятичное арифметическое устройство 3, блок 4 управления оперативной памятью и блок 5 диагностики. Двоичное арифметическое устройство 2 имеет входной вЂ” выходной регистр 6, коммутатор 7 и триггеры 8. Входной вЂ”, выходной регистр 6 соединен с регистром 9 информации и фотографирования блока 5 диагностики, а этот регистр вЂ” с регистром 10 результата десятичного арифметического устройства 3.

Блок 1 команд содержит управляющие триггеры 11, соединенные с коммутатором 7двоичного арифметического устройства 2. Десятичное арифметическое устройство 3 связано с двоичным арифметическим устройством 2 шинами прерываний и кода условий, подсоединенными соответственно к выходам 12 и 13 устройства 3.

К блоку 1 подключена кнопка 14 «Вывод». Блок 4 соединен с блоком 15 памяти, а та кже через канал 16 - вЂ” с накопителем 17 на магнитной ленте. Выходы наложения 18 и инверсии 19 подключают блок 5 диагностики к блоку 4 управления памятью.

В состав схемы, представленной на фиг. 2 входит подсистема управления уровнями совмещения блока команд, которая состоит из трех частеи: устройства 20 выборки команд, устройства 21 выборки чисел и устройства 22 отсылки результата.

Устройство 20 выборки команд содержит триггеры 23, 24 занятости, триггер 25 готовности, счетчик 26 запроса команды, счетчик 27 тактов выборки команд, логическую схему 28, регистр 29 команд, буферные регистры 30, 31, комбинаторную схему 32 и схему 33 совпадения. Вход 34 связан с пультом, а выход 35 и. вход 36 вЂ” с блоком 4 управления памятью.

В устройство 21 выборки чисел введены триггер 37 занятости, триггер 38 готовности, счетчик 39 тактов выборки чисел, комбинаторнзя схема 40, регистр 41 команд, регистр 42 адреса числа, регистр 43 первого числа .и регистр 44 второго числа. Вход 45 и выходы 46, 47 соединены с блоком 4, а выходы 48, 49, 50 вЂ” с блоками 2 и 3.

Устройство 22 отсылки результата состоит из триггера 51 занятости, триггера 52 запроса записи, счетчика 53 управления записью результатов в блок 15 памяти, логических схем 54, 55, регистров 56, 57 и схемы 58 сравнения адресов. Выход 59, вход 60 и выходы 61 и 62 связаны с блоком 4, а выход 63 и вход 64 вЂ” с блоком 2.

Блок 4 управления памятью содержит узел 65 приоритета, схему 66 разрешения конфликтов, входные логические схемы 67, входные регистры 68, схему 69 инверсии и выходные регистры 70. В состав узла 65 входят схема 71 приоритета каналов, схема 72 приоритета процессора и схема 73 приоритета обобщенных запросов. Вход 74 соединен с процессором, входы 75 вЂ” с каналами, а выход 76 вЂ” с блоком 15 памяти.

Схема 66 связана со схемой 73 шиной 77 и со схемой 72 вЂ” шиной 78.

Блок 1 команд процессора цифровой вычислительной системы выполняет функции центрального управления работой системы, в которой используется совмещение во времени работы отдельных подсистем, т. е. отдельные блоки системы, такие как

10 блок команд, двоичное арифметическое устройство 2, десятичное арифметическое уст50 ной к выходу 18. Блок 14 управления памятью, в свою очередь, передает его в блок

15 памяти по адресу, полученному блоком 4 от канала 16.

Когда требуется инверсия диагностической таблицы, блок 5 формирует на выходе 19 сигнал «инверсия», который заставляет блок 4 инвертировать информацию, передаваемую каналом 16 перед ее наложением, в зоне С. B блоке 15 памяти устанавройство 3 и блок 4 управления памятью, работают квазинезависимо и параллельно во времени. Так как к современным вычислительным системам предъявляется требование работы с высокой степенью надежности, а также требование сокращения времени простоя при выполнении ремонта, то в систему введены блок 5 диагностики и специальный режим работы «тесты локализации неисправностей» в котором использованы специальные диагностические таблицы. Тестовые данные размещены на магнитной лен15 те в накопителе 17.

Тестовые данные, например тест N, находятся до диагностической таблицы, относящейся к (N вЂ” 1)-му тесту, за которой следует (N+1) -й тест и N-я диагностическая таблица, размещаемая за ним. Диагностическая таблица представляет собой совокупность двоичных разрядов. В ней каждой единице соответствует какое-либо оборудование системы, неисправности которого способны влиять на выполнение тестов лока-, з5 лизации неисправностей. В фиксированных областях блока 15 памяти выделены три зоны: А, В вЂ” для последовательного ввода тестов локализации неисправности,и зона Сдля накопления диагностических таблиц.

Если тест локализации неисправности про40 шел удачно, необходимо осуществить логическое сложение (z„= х „:V ),"), где х „ вЂ” элементы зоны С, а р вЂ” соответствующие элементы диагностической таблицы. Диагностическая таблица инвертируется и ло45 гически складывается с зоной С (в случае, если тест локализации неисправности прошел удачно). Для этого в момент ввода Х-й диагностической таблицы в блок 15 памяти блок 5 диагностики выдает в блок 4 сигнал «наложение» по шине, подключен475897 ливается специальный режим записи, позволяющий логически суммировать старое содержимое ячейки с записываемой вновь информацией и фиксировать новый результат в этой же ячейке. После этой операции первоначально очищенная зона С заполняется единицами. Подозреваемым неисправностям соответствуют нулевые разряды в зоне В.

В системе предусматривается возможность аппаратного выведения содержимого зоны С на внешний носитель (перфокарты, электроннолучевые трубки и т. д.) . .Кнопка 14

«Вывод», выполняющая эту функцию, непосредственно подключена к блоку 1, причем нажатие на кнопку имитирует инструкцию процессора «начать ввод/вывод». Адрес канала и устройство ввода/вывода (не показано на фиг. 1) задаются в этом случае от переключателей пульта, используемых при первоначальной загрузке программ.

Адресное слово канала хранится. в 72-й ячейке, и соответствующая канальная программа вывода заранее вводится в блок 15 памяти (по сигналу «первоначальная загрузка программы») одновременно с канальной программой загрузки тестов локализации неисправностей и диагностических таблиц.

Операцию логического сложения диагностических таблиц можно заменить на операцию логического умножения. В этом случае, если N-й тест локализации неисправностей не прошел, то соответствующие разряды диагностической таблицы должны логически умножаться на содержимое соответствующей ячейки зоны С. Если N-й тест локализации неисправности прошел, то проводится логическое умножение инверсии соответствующего разряда диагностической таблицы на содержимое соответствующей ячейки в зоне С. Предварительно зона С заполняется единицами. В результате этого подозреваемым неисправностям в зоне С соответствуют единичные разряды в соответствующих позициях. Операцию инверсии нецелесообразно проводить в блоке оперативной памяти, так как иначе пришлось бы вводить оборудование, осуществляющее инверсию, в каждый блок оперативной памяти вместо одного блока управления памятью. Логическое сложение или умножение можно, но нецелесообразно, перенести в блок управления памятью, так как при записи необходимо старую считанную информацию передать в блок управления памятью, провести в нем логическую операцию, а результат вновь направить в оперативную память.

Когда неисправность имеет неустойчивый характер, то,удачно выполненные тесты локализации неисправности несут мало полезной информации, так как в момент выполнения теста данная неисправность может отсутствовать. В общем случае в блоке 15 памяти выделяется зона С для устойчивых неисправностей и зона С; Если тест локализации неисправности выполнен неправильно, то инвертированные диагностические таб-лицы накапливаются (суммируются логически) в зоне С, а если правильно, то неинвертированные диагностические таблицы накапливаются в зоне С.

При неустойчивых неисправностях в основном используется только зона С (С вЂ”

10 как вспомогательная информация по усмотрению оператора). Для устойчивых неисправностей необходимо находить дополнительное пересечение зон С и С. Это делают либо визуально, либо путем вывода содержимого зоны С на перфокарты и репродукцией на эти перфокарты содержимого зоны С .

Пульт оператора может содержать переключатель управления выводом этих зон. Для ввода в зону С и С в блоке диагностики предусмотрена специальная схема коррекции канальной программы в зависимости от удачного или неудачного прохождения теста локализации неисправности. (Схема коррекции на фиг. 1 не показана).

Предпочтительным вариантом вьшолне ния диагностических тестов в предлагае-. мой системе является вариант с использованием специального режима записи с наложением в блоке управления памятью.

Пересылками информации в процессоре и выполнением программы в системе управзо ляет блок команд (фиг. 1). который содержит систему управления уровнями совмещения (фиг. 2). В системе управления уровнями совмещения работой устройств 20 вЂ” 22 управляют счетчик 26 запроса команды. счетчик 27 тактов выборки команд, счетчик 39 тактов выборки чисел и счетчик 53 управления записью результатов в память.

При подаче с пульта сигнала «Пуск» на вход 34 или оТ сигнала, поступаю пего со счетчика 39 на логическую схему 2), запуска40 ется счетчик 26, формирующий на выходе 35 запрос Hd команд в блок 4. Счетчик 27. запускаемый сигналом со схемы 39, готовит в регистре 29 команд очередную команду. 11нформация для очередной команды поступает в буферные регистры 30 «31 с вхо45 да 36 нз олока 4. Сигнал сопровождения команды, поступающий одновременно с информацией с входа 36, устанавливает в «!» триггеры 23 и 24 занятости соответственно заполняемому регистру. С помощью комбинаторной схемы 32 происходят выборка соответствующих частей команды из буферных регистров 30 и 31 и помещение этих частей в регистр 29 команд. Триггер 25 готовности устанавливается в «О» в начале работы счетчика 27 и в «1» вЂ” по окончании работы этого счетчика. Это достигается благодаря схеме 33 совпадения, которая учитывает наличие информации в регистрах 30 и 31 соответственно. Триггеры 23 и 24 обеспечивают включение счетчика 26

475897

55 запроса команды в тех случаях, когда информация из регистра 31 полностью nepe;lана в регистр 29 команд.

Следующий уровень совмещения запускается при наличии в триггере 25 единицы, что указывает на готовность устройства 20 выборки команд, и нуля в триггере 37 занятости. что указывает на незанятость устройства 21 выборки чисел. При этом начинает работать счетчик 39, запускаемый через комбинаторную схему 40, в результате чего принимается очередная команда в ре(истр. 41 и формируется адрес числа в регистре 42. Лдрес числа с выхода 46 и запрос числа с выхода 47 передаются в блок 4.

Числа, подлежащие обработке, формируются в регистре 43 первого числа и в регистре 44 второго числа, поступая в эти регистры из блоки памяти.

Григге;), >7 "f (i!! B liт(и()с1ется B < 1 >> в мОмент Ha> сиги а:)ом, ROстуиаюи(им по входу 45,и сбрасывается в «О»

)3 иачалс работы следующего уровня сигналом, постуl(BIOLL(i(ii п0 выходу 63. Уровень отсылки результата начинает работать ири условии, что триггер 38 находится в «1»

H l)pH HBBL(HH(3 «О» в TpHI гере 51 занятости уровня, что обссиечивается логической схемой 55. Этот уровень принимает адрес отсь;, (ки р(зульт((((1 )3 р((.Истр бо из реги T ра 42 и команд) (3 регистр 57 из регистр;! -1-1.

Г1»)i (3ь r!o,!)(еиии H рво)0 такта счетчика )3 ф01))и)1) етсii L ип ал начала операции (3hlX0."
> LLLCCTBPI((PTCH !!epCJ,B<)a чисел ио выходам 48, 49 и команды ио выходу 50 в блоке 2 и 3.

Д iл ьнейц(а я pa00TB 3cTpoHcTBB 22 )! чииаетси с чствертогr) такта счетчика 53 либо ио с.игнас(у «конец работы арифметического устройства», поступающему lio L3YOдм 64 в T0м сл чае, когда нет записи в память, либо ш) сигналу «результат записан», проходяп(е)(3 ио вл:од» 60 из блока 4, cc;I(i имела место запись в память, что обес (ечивается логической схемой 54 на входе четвеpTo! 0 разряда счетчика 53. Запрос на запись в блок 4 и!)даегся с выхода 62 от тр)изгера 52 запроса записи, а адрес за)писи вЂ” с выхода ol в блок 4.

Триггер 5! занятости устанавливается в «1» ири начале счета B счетчике 53 и сбрасывается в конце рабогы этого счетчика.

ДЛЯ РсlЗРЕИ(ЕИИЯ КонфЛИКТНЬ(Х Cl(TУсlЦИЙ, возникающих ири совпадении адреса отсылки результата с адресом числа, для регистров 42. 56 предусмотрена схема 58 сравне(ии адресов. При совпадении адресов в тих регистрах схем» 58 вырабагbl(3ap сигнал отмены Baèðîca числа, иоступак)ший в блок 4 с ()ь(ход)3 59, KOI((j(BHHTíûe ситуации»c ис )ериь(((а!отел ониca,)IIOLI, »о (лл анализа и разрешения других конфликтных ситуаций не требуется отмена запроса.

Команда «Вывод с пульта» (от кнопки) реализуется путем засылки в регистр 56 информации с пульта и принудительного исполнения инструкции вывода информации из канала.

Блок команд обращается в блок 15 памяти для Чтения команд и операндов и записи результатов выполнения операции.

Так как запросы на обращение в память могут возникнуть в различных блоках одновременно, то их обработку необходимо осуществлять в приоритетном порядке. 3апросы от каналов 16 подаются на схему 71 приоритета каналов, а запросы от блока 1вЂ” на схему 72 приоритета процессора. Управление узлом 65 осуществляется сигналами сброса по шине 77 и сигналами блокировки по шине 78, поступающими со схемы 66 разрешения конфликтов на схему 73 приоритета обобщенных запросов и схему 72 приоритета процессора соответственно. Выходные сигналы узла 65 управляют работой входных логических схем 67, на которые проходят входные данные от процессора по входу 74 и входные данные от каналов по входам 75.

Узел 65 разносит по времени выполнение этих запросов в блоке 4. На входные регистры блока 4 принимаются входные данные от того абонента процессора, который в данный момент получил, приоритет. Схема 66 разрешения конфликтов выделяет код номера устройства блока памяти, к которому в данный момент проводится обращение, и анализирует состояние этого устройства. При занятости устройства блока памяти его номер запоминается в схеме 66, а в узел 65 посылаются сигналы сброса схемы 73 и блокировки схемы 72, которые вызывают начало просмотра запросов каналов. Как только устройство блока памяти, в которое обращался данный блок процессора, освобождается, схема 66 посылает в узел 65 сигнал, который в случае отсутствия запросов от каналов вновь устанавливает приоритет процессора. Если данный абонент процессора обращается в свободное устройство блока памяти, то это устройство запускается, и в соответствующий абонент процессора посылается сигнал «Ответ». По этому сигналу абонент процессора формирует следующий запрос в блок памяти.

При обнаружении конфликта между обращениями от различных блоков процессора вырабатываются сигналы отмены запроса в блок памяти, который поступает на схему 66 разрешения конфликтов блока 4. В случае наличия этого сигнала сбрасывается соответствующий запрос в узле 65 и если этотзаирос уже началобрабатываться, его обработка ирекра(цается, а узел 65 приоритета переходит к просмотру следующих за4 75897 л

1 35 вЂ” 1 !

-1 7

50 фД

ЦЯ

Ef

4 V8. Z

Г вЂ” "-4

),, 8 =

J

Ъ

-1 вЂ” )

\ !

3 ! ) Р7 ! ! < 3 !

Г- вЂ”, вЂ”, 57

ДЦ )

I (),.

, 1 г вЂ” -- ф ..«=» . (, )д !

6, M L7 !

|-- т- +.

- .! I () !

35 47 62 .ос вЂ”.ааигсли г /К i;";

,(1!

,:;ë;! ;-ор Л. Г!исьма t .3nкаа о466;!

l! НИИПИ Государсгкеииого,:,о>.:и ; а I,n: с-.;.. и; -:. ию делам иао.-,е*..-маис . 13035, Москва Л;.;3=, ) е;:

Филиал Г!1!Г1;1!з-,е-.-, » г., м-;;.о;:,

Похожие патенты: