Динамическая ячейка памяти

 

ОПИСАНИЕ

ИЗОБРЕТЕН Ия

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (») 488 259

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 07.02.74 (21) 1994661/18-24 с присоединением заявки № (23) Приоритет

Опубликовано 15.10.75. Бюллетень № 38 (51) М, Кл. 6 11с 11/40

Государственный комитет

Совета Министров СССР по делам изобретеннй и открытий (53) УДК 628 327 66 (088.8) Дата опубликования описания 16.02.76 (72) Автор изобретения

А. Г. Жемейцев (71) Заявитель

8» (54) ДИНАМИЧЕСКАЯ ЯЧЕЙКА ПАМЯТИ - . о,.

Предлагаемая динамическая ячейка памяти относится к устройствам вычислительной техники и может быть использована в интегральных оперативных запоминающих устройствах.

Известна динамическая ячейка памяти, содержащая три МДП-транзистора, в которой сток и затвор первого транзистора подключены к истокам второго и третьего транзисторов соответственно, стоки второго и третьего транзисторов подключены к разрядной шине, а затворы — к адресной шине.

Известная ячейка памяти занимает большую площадь на кристалле, так как содержит три управляющих шины.

Целью изобретения является упрощение ячейки.

Поставленная цель достигается подключением истока первого транзистора к адресной шине.

На фиг. 1 приведена схема динамической ячейки памяти; на фиг. 2 — временная диаграмма ее работы.

Принятые обозначения: 1, 2, 3 — МДП-транзисторы. Транзисторы 2, 3 ячейки служат для считывания и записи соответственно. На технологической емкости 4 затвор — подложка (подложка заземлена) транзистора 1 временно хранится в форме электрического заряда информация. Шины 5, 6 — адресная и разрядная шины соответственно. По адресной шине

5 ячейка управляется трехуровневым сигналом напряжения, по разрядной шине 6 †двухуровневым сигналом напряжения.

Рассмотрим работу ячейки памяти, построенной на МДП-транзисторах с каналом проводимости п-типа.

При записи информации на шину 5 поступает сигнал с высоким уровнем напряжения, 1о на шину 6 — сигнал «О» (нулевое напряжение) или «1» (высокий уровень напряжения) записываемой информации (фиг. 2). Транзисторы

2, 3 полностью открыты высоким уровнем напряжения. Емкость 4 либо заряжается до на15 пряжения, при котором открывается транзистор 1 (запись «1»), либо разряжается до нулевого напряжения, при этом транзистор 1 закрывается (запись «О»). После записи на шинах 5, 6 поддерживается нулевое напряжение, транзисторы 2, 3 закрыты, транзистор 1 открыт или закрыт.

При считывании на шину 5 поступает сигнал со средним уровнем напряжения, на шину 6 — сигнал с высоким уровнем напряжения.

Транзисторы 2, 3 частично открываются средним уровнем напряжения. При считывании

«1» транзистор 1 открыт, и ток, протекающий между шинами 5 и 6 (1 „, ), соответствует сигналу считывания «1». При считывании «О»

4 8 8 25 9

Формула изобретения

6 (Риг. 1

Составитель P. Яворовская

Корректор Л. Денискина

Техред М. Семенов

Редактор Б, Нанкина

Заказ 375/8 Изд. № 1899 Тираж 648 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, K-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 транзистор 1 закрыт, отсутствие тока между шинами 5 и 6 (1„, — 0) соответствует сигналу считывания «0».

При считывании «0» происходит медленный заряд емкости 4 через частично открытый транзистор 3. Это определяет следующие особенности работы запоминающей ячейки. Средний уровень сигнала, подаваемого на шину 5 при считывании, и его длительность должны быть такими, чтобы исключить возможность заряда емкости 4 до напряжения, превышающего пороговое напряжение Уо транзисторов в течение одного цикла считывания, Регенерацию информации в ячейки следует проводить после каждого считывания. Кроме этого, при хранении информации и работе ячейки в циклах записи регенерацию информации следует проводить не реже одного раза в течение времени хранения путем считывания и перезаписи информации в ячейку.

Динамическая ячейка памяти, содержащая три МДП-транзистора, сток и затвор первого

10 из которых подключены к истокам второго и третьего транзисторов соответственно, стоки второго и третьего транзисторов подключены к разрядной шине, а затворы — к адресной шине, отличающаяся тем, что, с целью

15 упрощения ячейки, в ней исток первого транзистора подключен к адресной шине. Запись 1 I Считыда- 5апись й7 (Считыбание ! I юиг/ 1