Распределитель
ОПИСАНИЕ
ИЗОБРЕТЕН ИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ пи 49I22I
Союз Советских
Социалистических
Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 15.02.74 (21) 1999359/26-21 с присоединением заявки № (23) Приоритет
Опубликовано 05.11.75. Бюллетень ¹ 41
Дата опубликования описания 12.02.76 (51) М. Кл. H 04! 13) 14
Гасударственный комитет
Совета ааинистрав СССР ао делам изобретений (53) УДК 681.3.055 (088.8) н открытий (72) Авторы изобретения
В. А. Грехнев и Н. П. Павлюченков (71) Заявитель (54) РАСП РЕДЕЛ HTEJIЬ
Изобретение относится к вычислительной технике, предназначено для распределения сигналов последовательно по п выходным шинам при большом количестве помех.
Известны распределители, содержащие в каждом разряде триггер с раздсльнымп входами и две схемы «И — НЕ». Выход перво "> схемы «И — НЕ» соединен с единичным входом триггера данного разряда, с пулевым входом триггера предыдущего разряда, со входом первой схемы «И — HF» последующего разряда и со входом второй схемы «И — НЕ;: данного разряда, выход которой соединен со входом первой схемы «И — HF» данного разряда. Единичный выход триггера данного разряда соединен со входом второй схемы «И ——
НЕ» последующего разряда. Один из входов первых схем «И вЂ” НЕ» всех разрядов соединен с шиной тактирования, а единичный вход триггера первого разряда и нулевые входы триггеров всех последующих разрядов соединены с шиной начальной установки. Нулевые входы триггера данного разряда соединены с нулевыми выходами триггеров предыдущего и последующего разрядов. Едипичпыс выходы триггеров соединены с потенциальными выходами устройства, а выходы первых схем «И—
НЕ» — с импульсными выходами.
Цель изобретения — ускорение восстановления исходного состояния распределителя при случайных сбоях.
Предлагаемый распределитель отличается
5 тем, что входы дополнительной схемы «И—
НЕ» соединены с нулевыми выходами триггеров и — 1 младших разрядов, а выход связан с едишгчпым входом триггера и-ного разряда, нулевой выход триггера данного разряда
10 соединен с нулевыми входами триггеров всех младших разрядов.
Схема распределителя представлена на чертеже.
Входы дополнительной схемы 1 соединены
15 с выходами схемы «И — НЕ» 2, которые образуют нулевые выходы триггеров младших разрядов, а выход связан с единичным входом триггера последнего разряда. Выход схемы «И — НЕ» 2, который образует нулевой
20 выход триггера данного разряда, соединен с нулевыми входами триггеров всех младших разрядов и со входоht схемы «И — НЕ» 3 последующего разряда. Выходы схем «И вЂ” НЕ»
4, образующие единичные выходы триггеров, 25 соединены с потенциальными выходами 5 устройства. Шина начальной установки 6 подключена к едшгичному входу триггера последнего разряда. Выход схемы «И — НЕ» 7 соединен с единичным входом триггера дан491221
Зо
50 ного разряда, со входом схемы «И — HE» 7 последующего разряда, со входом схемы «И—
НЕ» 3 данного разряда и с импульсным выходом 8 устройства, а входы соединены с шиной тактирования 9 и выходом схемы «И-НЕ» 3 данного разряда. Выход схемы
«И — НЕ» 7 первого разряда соединен с нулевым входом триггера последнего разряда.
Работает распределитель следующим образом.
B начальный момент времени входного сигнала, подаваемого на шину тактирования 9, нет, и триггер последнего разряда устанавливается в единичное состояние. Следовательно, на выходе схемы «И — HE» 2 последнего разряда оказывается сигнал, равный логическому нулю, который устанавливает триггеры младших разрядов в нуль. В этом случае на выходах схем «И вЂ” HE» 1, 2 последнего разряда, схем «И вЂ” НЕ» 4 младших разрядов, схем «И вЂ” НЕ» 3 всех разрядов, кроме первого, — логический нуль, на выходах схем
«И — HE» 4 последнего разряда, схем «И—
НЕ» 2 младших разрядов, схем «И вЂ” НЕ» 7, 3 первого разряда — логическая единица.
С появлением входного сигнала на выходе схемы «И — HE» 7 первого, разряда появляется сигнал, соответствующий логическому нулю, который устанавливает триггер последнего разряда в нуль, а триггер первого разряда — в единицу. Поскольку выход схемы
«И — НЕ» 7 первого разряда, кроме того, связан со схемой «И вЂ” НЕ» 7 второго разряда и такой же схемой первого разряда, то на выходах этих схем логический нуль не появляется, хотя триггеры последнего и второго разрядов изменяют свое состояние. Действительно, сигнал со схемы «И — IE» 7 первого разряда поступает на схему «И — НЕ» 7 второго разряда и такую же схему первого разряда до изменения значения сигналов с триггеров последнего и второго разрядов. Таким образом, единица из триггера последнего разряда переписывается в триггер первого разряда.
После окон .ания действия входного сигнала на выходах схем «И вЂ” НЕ» 4 старших разрядов, схем «И вЂ” НЕ» 2 первого разряда, схем
«И — HE» 3 всех разрядов, кроме второго, оказывается логический нуль, а на выходах схем «И вЂ” IE» 1, 2 старших разрядов, схем
«И — НЕ» 4 первого разряда, схем «И вЂ” HE»
7, 3 второго разряда — логическая единица.
С появлением следующего входного сигнала логический нуль появляется на выходе схемы
«И — НЕ» 7 второго разряда. Он устанавливает триггер второго разряда в единицу, а логический нуль, появившийся на выходе схемы «И — НЕ» 2 второго разряда, устанавливает триггер первого разряда в нуль. Связи с выхода схемы «И — НЕ» 7 второго разряда на входы схемы «И — НЕ» 3 этого разряда и схемы «И — НЕ» 7 третьего разряда препятствуют появлению па выходах этих схем логического нуля. Следовательно, единица из триггера первого разряда переписывается в триггер второго разряда и т. д. Когда все триггеры находятся в состоянии «нуль», срабатывает схема «И вЂ” НЕ» 1, и триггер последнего разряда переходит в единицу, т. е. распределитель возвращается в исходное положение.
В распределителе также не может существовать больше одного триггера, находящегося в единичном состоянии.
Предмет изобретения
Распределитель, содержащий в каждом разряде триггер с раздельными входами и две схемы «И — НЕ», выход первой схемы «И—
НЕ» соединен с единичным входом триггера данного разряда, со входом первой схемы
«И — IE»» последующего разряда и со входом второй схемы «И — НЕ» данного разряда, выход которой соединен со входом первой схемы «И — НЕ» данного разряда, нулевой выход триггера данного разряда соединен со входом второй схемы «И — НЕ» последующего разряда, а выход первой схемы «И — НЕ» первого разряда соединен дополнительно с нулевым входом триггера и-ного разряда, один из входов первых схем «И вЂ” НЕ» всех разрядов соединен с шиной тактирования, а единичный вход триггера и-ного разряда соединен с шиной начальной установки, единичные выходы триггеров соединены с потенциальными выходами устройства, а выходы первых схем «И вЂ” НЕ» — с импульсными выходами устройства, отличающийся тем, что, с целью ускорения восстановления исходного состояния при случайных сбоях, входы дополнительной схемы «И — НЕ» соединены с нулевыми выходами триггеров n — 1 младших разрядов,.а выход соединен с единичным входом триггера и-ного разряда, нулевой выход триггера данного разряда соединен с пулевыми входами триггеров всех младших разрядов.
49122 1
Составитель В. Чачаридзе
Техред Е. Подурушина Корректор Л. Денискина
Редактор Б. Федотов
Типография, пр. Сапунова, 2
Заказ 80(17 Изд. № 83 Тираж 740 Подписное
ЦНИИПИ Государсгвснного комитета Совета Министров СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д. 4)5
