Устройство для выфода данных цифровой интегрирующей структуры

 

. :Ялкотеи-". ".!!...—.

О П И С А Н И Е (») 506849

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Сон)э Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 04.11.74 (21) 2072535/18-24 с присоединением заявки № (23) Приоритет

Опубликовано 15.03.76. Бюллетень № 10

Дата опубликования описания 07.05.76

Государственный комитет

Совета Министров СССР (51) М Кл 2 G 06F 3/12 (53) УД К 681.327 (088.8) по делам изобретений и открытий (72) Авторы изобретения

В. А. Авдеев, Р. Г. Лавриненко и О. Б. Макаревич

Таганрогский радиотехнический институт им. В. Д. Калмыкова (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ВЫВОДА ДАННЫХ ЦИФРОВОЙ

ИНТЕГРИРУЮЩЕЙ СТРУКТУРЫ

Изобретение относится к области вычислительной техники.

Известны устройства для вывода данных цифровой интегрирующей структуры, содержащие последовательно соединенные регистр вывода, блок сравнения, регистр печати, печатающий механизм, шифратор, выходы которого подключены соответственно к входу блока сравнения и первому входу блока управления, второй вход которого соединен с печатающим механизмом, выходы подключены соответственно к управляющим входам регистра вывода и блока памяти, первый выход которого соединен с первым входом регистра вывода.

В цифровых интегрирующих машинах параллельного типа вывод информации на печатающее устройство из интеграторов (решающих блоков) обычно осуществляется с помощью коммутатора вывода, счетчика и дешифратора адреса.

Задавая адрес интегратора в счетчик, можно осуществить вывод числа на печать последовательным кодом из требуемого интегратора.

Такая система вывода числовой информации имеет значительные затраты времени, так как числа последовательно одно за другим последовательными кодами выводятся на печать, и, кроме того, требует использования дополнительного оборудования для выбора требуемого интегратора.

Недостаток известных устройств вывода информации из памяти машины на печать заключается в том, что на передачу числовой информации затрачивается значительное время, так как, во-первых, числа из канала в блок памяти устройства передаются последовательно одно за другим; во-вторых, при орга10 низации вывода информации из памяти на печать необходимо обращаться к стандартной программе, осуществляющей перевод числовой информации из двоичной в двоично-десятичную систему счисления; в третьих, передача

15 из памяти в устройство вывода осуществляется через канал, который характеризуется пропускной способностью (в лучшем случае соизмеримой со временем обращения к оперативной памяти), т. е. вносит определенную за20 держку при передаче через него информации.

Для повышения быстродействия предлагаемого устройства введены последовательно соединенные первый и второй преобразователи, управляющие входы которых соединены с со25 ответствующими выходами блока управления, выходы — подключены соответственно к второму и третьему входам регистра вывода, вход первого преобразователя соединен со вторым выходом блока памяти, информационный вход

30 которого соединен с выходом цифровой интег506849 рирующей структуры, управляющий вход которой подключен к соответствующему выходу блока управления.

Это позволяет сократить время передачи информации из цифровой интегрирующей структуры (ЦИС) в устройство для вывода данных на печатающее устройство, так как, во-первых, организована одновременная (параллельная) передача чисел из нескольких решающих блоков цифровой интегрирующей структуры через коммутатор в блок памяти устройства для вывода; во-вторых, в устройстве предусмотрено аппаратурное преобразование числовой информации из двоичной системы счисления в двоично-десятичную; в третьих, числа из решающих блоков через коммутатор передаются в блок памяти практически без задержки; в четвертых, вывод чисел на печать возможен без останова решения интегрирующей структуры.

На чертеже показана блок-схема описываемого устройства, содержащего цифровую интегрирующую структуру 1, блок 2 памяти, преобразователи 3, 4, регистр 5 вывода, блок

6 управления, блок 7 сравнения, шифратор 8, регистр 9 печати, печатающий механизм 10, шины 11, 12 блока 6 управления.

Цифровая интегрирующая структура 1 состоит из множества однотипных универсальных решающих блоков 13i — 13, информационные выходы и входы которых соединены с коммутатором 14 и узлом 15 управления, осуществляющим синхронизацию и управление работой структуры.

Информационные входы решающих блоков

13i — 13 используются не только для выдачи многоразрядных приращений на входы других блоков (в режиме решения ЦИС), но и для вывода чисел (значений поинтегральной функции) для печати (в режиме вывода) через коммутатор 14. Поскольку оба вывода (вывод приращений и чисел) организованы последовательно во времени в решающих блоках, то становится возможным осуществить вывод чисел на печать без останова решения ЦИС.

Коммутатор 14 предназначен для выполнения,построения соединительных путей между какими-либо входами и выходами решающих блоков. Часть выходов коммутатора используется для одновременного вывода нескольких результатов решения на печать. Таким образом, коммутатор обеспечивает набор любой задачи на ЦИС и параллельный вывод нескольких чисел на печать.

Работа устройства происходит следующим образом. Перед началом работы ЦИС происходит настройка коммутатора 14 на соединение требуемых выходов решающих блоков

13i — 13, числа которых должны выводиться на печать в процессе .решения, с теми выходами коммутатора, которые соединены с блоком

2 памяти устройства.

Клавиатура пульта блока 6 управления служит для набора кода «Интервал печати». Он определяет количество шагов интегрирования, 10

З0

45 0

65 через которые выводится на печать информация из решающих блоков ЦИС. Тумблерами пульта блока управления задается режим печати: печать восьмеричная или печать десятичная. В зависимости от того, в каком коде необходимо печатать результат, переключением тумблера в соответствующее положение вырабатывается потенциал соответственно на шине 11 или 12 блока управления.

Блок 6 управления вырабатывает сигналы, управляющие записью и считыванием информации из блока 2 памяти. Сигнал «Разрешение записи» появляется на выходе блока управления при совпадении количества шагов интегрирования, подсчитываемого узлом 15 управления ЦИС, с заданным кодом «Интеграл печати» и поступает в блок 2 памяти. По этому сигналу числа из требуемых решающих блоков одновременно вводятся в блок 2 памяти, а номер точки, соответствующий данному шагу решения, заносится в двоично-десятичном коде в регистр 5 вывода и печатается.

После того, как напечатано очередное число, печатающий механизм 10 выдает синхроимпульс «Конец печати строки», по которому. блок управления вырабатывает сигнал «Разрешение печати». Если произошло сравнение количества шагов интегрирования с кодом

«Интервал печати», т. е, получена очередная точка решения, а предыдущая еще не отпечатана, то блок управления выдает сигнал

«Останов» в узел 15 управления ЦИС, по которому прекращаются вычисления в ЦИС. По окончанию печати предыдущей точки решения блок 6 управления вырабатывает сигнал

«Пуск» в узел 15 управления ЦИС, после чего разрешается запись следующей точки решения в блок памяти, Блок 2 памяти предназначен для временпого хранения информации поступающих из решающих блоков. Считывание хранимой информации производится последовательно число за числом по сигналу блока управления

«Разрешение печати», Номер регистра блока памяти при печатании точки решения соответствует номеру строки. Он заносится в двоично-десятичном коде из блока 2 памяти в первые разряды регистра 5 вывода до того, как туда записалось в остальные разряды число, которое хранилось в регистре блока памяти.

Преобразователь 3 осуществляет преобразование дополнительного кода, поступающего на

cro вход из блока 2 памяти, в прямой. Преобразователь 4 выполняет преобразование двоичного кода, принимаемого с выхода первого преобразователя, в двоично-десятичный код.

С выхода одного из этих преобразователей в зависимости от режима печати происходит запись числа в регистр 5 вывода.

Печатание информации, записанной в регистре вывода, осуществляет печатающий механизм. Он выдает серию синхроимпульсов, каждый из которых последовагельно опрашивает тетрады числа из регистра. Так как импульсы печатающего механизма представляют

506849

Формула изобретения

Составитель А. Жеренов

Текред Т, Колесова

Корректоры: Н. Аук и 14. Позняковская

Редактор С. Хейфиц

Заказ 947/13 Изд ¹ 1172 Тираж 864 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, %-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 собой сигналы, соответствующие десятичным числам, то шифратор кодирует эти импульсы в сигналы, соответствующие двоично-десятичным числам, которые затем поступают в блок

7 сравнения. В тех позициях строки на бумажной ленте, которые соответствуют тетрадам числа в регистре 5, сравнившимся с тетрадой с выхода шифратора синхроимпульсоэ, напечатается десятичный знак или символ, производивший в данный момент опрос. 3а один оборот барабана печатающего механизма осуществляется печать одной строки.

Устройство для вывода данных цифровой интегрирующей структуры, содержащее последовательно соединенные регистр вывода, блок сравнения, регистр печати, печатающий механизм, шифратор, выходы которого подключены соответственно к входу блока сравнения и первому входу блока управления, второй вход которого соединен с печатающим механизмом, выходы подключены соответственно к управ5 ляющим входам регистра вывода и блока па мяти, первый выход которого соединен с пер вым входом регистра вывода, о т л и ч а ю щ е ес я тем, что, с целью повышения быстродействия, в него введены последовательно соеди10 ненные первый н второи преобразователи, управляющие входы которых соединены с соответствующими выходамп блока управления, выходы подключены соответственно к второму и третьему входам регистра вывода, вход

15 первого преобразователя соединен со вторым выходом блока памяти, информационный вход которого соединен с выходом цифровой интегрирующей структуры, управляющий вход которой подключен к соответствующему выходу

20 блока управления.