Усилитель считывания для запоминающих устройств
ОЛ ИКАНИЕ
ИЗОБРЕТЕНИЯ
Союз Советских
Социалистичаских
Республик (») 513481
К АВТОРСКОМУ СВИДН ВЛЬСТВУ (6l) Дополнительное к авт, свид-ву(22) Заявлено02.07.74 (21) 2042325/26-21 (51} М. Кл.
Н 03 К 5/02 с присоединением заявки №(23) Приоритет(43) Опубликовано05.05.76.Бюллетень №17 (45) Дата опубликования описания:29.05.76
Государствеииый комитет
Совета Иииистроа СССР во делам изобретеиий и открытий (53) УДК 681,142.07 (088.8) (72) Авторы изобретения
Ю. Г. ПетРовв B. А. Кукин и А. А. Охримчук (71) Заявитель (54) УСИЛИТЕЛЬ СЧИТЫВАНИЯ ДЛЯ ЗАПОМИНАЮЩИХ УСТРОЙСТВ
Изобретение относится к вычислительной технике и может быть использовано в запоминающих устройствах, выполненных на ферритовых сердечниках, Известен усилитель считывания для запоминающих. устройств, содержащий балансный каскад на транзисторах, входной балансный каскад на транзисторах с трансформаторной нагрузкой, источник питания и резисторы.
Недостатками этого устройства являются 1О сложность схемы стабилизации усиления и наличие входного повышающего трансформатора.
Uemь изобретения - повышение стабилизации усиления при упрощении устройства. 15
Для достижения укаэанной цели первич-" ная и вторичная обмотки трансформатора входного балансного каскада включены встречно, а эмиттеры транзисторов входного балансного каскада объединены и подключе- 20 ны через резистор к одному иэ источников .,питания.
На чертеже показана принципиальная схема предложенного усилителя считывания
3 для запоминающих устройств. И
Усилитель считывания содержит входной ,балансный каскад, выполненный на транзис,торах 1 и 2. Резисторы 3 и 4 определяют уровни смещения на базах транзисторов,,резистор 5 обеспечивает режимный ток
,транзисторов. К коллекторам транзисторов 1 и 2 подключен импульсный трансформа тор 6 со встречно включенными обмотками ЪК и Ю, выполняющий роль нагрузочнога резистора, Резистор 7 компенсирует влия
:,we индуктивности намагничивания обмоток импульсного трансформатора.
К коллекторам транзисторов 1 и 2 вход .ного балансного каскада также подключены транзисторы 8 и 9 второго балансного кас:када, который, помимо усиления, выполю ет преобразование биполярных входных сигналов в униполярные выходные сигналы.
Резистор 10 служит нагрузкой этого каскада, На транзисторе 11 выполнен эмкгтерный повторитель, нагрузкой которого является резистор 12. С эмиттерного повторителя снимается выходной сигнал.
Усилитель считывания работает следу щим образом.
