Устройство для умножения частоты сигналов

 

1 !

t

1 пп 528567

ОПИСАНИЕ

ИЗОБРЕТЕН И Я

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 16.01.74 (21) 1992817/24 с присоединением заявки М (23) Приоритет

Опубликовано 15.09.76. Бюллетень Ne 34

Дата опубликования описания 12.11.76 (51) М. Кл. G 06F 7;52

Н ОЗВ 19/00

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (53) УДК 681.332(088.8) (72) Автор изобретения

В. Н. Лебедев (71) Заявитель (54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ЧАСТОТЫ СИГНАЛОВ

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в устройствах измерения и преобразования частоты.

Известно узкодиапазонное быстродействующее устройство умножения частоты (1), основанное на логической обработке кода периода входного сигнала, которое содержит генератор, измеритель «приращения» периода входного сигнала, двоичный умножитель, схему вычитания частот и схему управления. При этом выход двоичного умножителя подключен к входу схемы вычитания частот, второй вход которой соединен с генератором, а выход— со входом двоичного умножителя. Код «приращения» периода по окончании последнего переписывается в регистр двоичного умножителя, в результате чего на выходе схемы вычитания частота будет постоянное число раз выше входной.

Недостатком такого устройства является узкий входной диапазон, не превышающий

1нкмннс, где f,„è f„максимальное ннмнн и минимальное значения умножаемой частоты, соответственно.

Наиболее близким техническим решением к

1Iанному изобретению является умножитель частоты, содержащий генератор, выход которого соединен со входамн блока управления и со входом узла вычитания, другои вход которого подключен к выходу элемента ИЛИ, входы которого соединены с выходами элементов

И, входы каждого из которых подключены к выходам соответствующих разрядов регистра и первого двоичного счетчика, информационный вход которого соединен с выходом узла

10 вычитания, второй двоичный счетчик регистр, элементы И, второй регистр и узел сравнения; выходы второго двоичного счетчика подключены к одним из входов узла сравнения и через элементы И, другие входы которых соединены с выходом блока управления,— ко входам второго регистра, выходы которого подключены к другим входам узла сравнения и через другие элементы И, вторые входы которых соединены с выходом узла сравнения, к соответствующим входам первого регистра, информационный вход второго счетчика подключен к выходу блока управления, второй вход которого соединен со входной шиной.

Недостатком этого умножителя является узкий входной диапазон. Смещение диапазона в принципе легко достигается изменением частоты генератора, однако при этом приходится либо ограничиваться наименьшим коэффициентом умножения (что определяет большую

30 погрешность устройства), либо это приводит к

5285610 откуда f„= f„256.

56

65 увеличению задержки на операцию умножения (генерирование умноженной частоты на выходе устройства в соответствии со значением периода начнется по прохождению нескольких периодов).

Цель изобретения — уменьшение погрешности и расширение входного диапазона.

Это достигается тем, что в умножитель введен блок изменения коэффициента деления, к выходам которого подключены управляющие входы первого и второго двоичных счетчиков и узла сравнения, а входы блока изменения коэффициента деления соединены с выходом блока управления и выходами первого и второго двоичных счетчиков.

На чертеже показана блок-схема предлагаемого устройства.

Устройство содержит генератор 1; узел вычитания 2; двоичный счетчик 3; элемент ИЛИ

4; элементы И 5; регистр 6; блок управления

7; элементы И 8; регистр 9; элементы И 10; двоичный счетчик 11; узел сравнения 12; элементы И 13, 14; элементы ИЛИ 15, 16; элементы И 17 — 20; триггеры 21 — 23; элемент И

24; триггеры 25, 26; элементы И 27, 28; триггеры 29, образующие двоичный счетчик 3; триггеры 30, 31, образующие регистры 6 и 9 соответственно; триггеры 32, образующие двоичный счетчик 11; узлы 13 — 28 образуют блок изменения коэффициента деления 33; шины блока управления 34 — 36.

Устройство работает следующим образом.

Предположим сначала, что элементы И 19, 20, 13 и 14 открыты, а элементы И 17 и 18 закрыты соответствующими потенциалами с триггеров 21, 22, 25, 26.

Кроме того диапазон входных частот равен

3 — 4 кГц, а предельная рабочая частота элементов, на которых выполнено устройство, составляет 1024 кГц. В этом случае максимальное значение коэффициента умножения состаI 024 к Г ц вит М = == 256. Соответственно, ко4 кГц эффициент деления двоичных счетчиков 3 и 11 будет также равным 256.

Умножаемая частота /, поступает на блок управления 7.

Первым же импульсом с генератора, выделенным на выходе блока управления, осуществляется перепись кода из счетчика 11 в регистр 9. Затем, сигналом с выхода блока управления 7, осуществляется сброс счетчика 11 в исходное состояние, соответствуюгцее двум единицам.

При таком выполнении узла измерения приращения периода в процессе формирования кода в двоичном счетчике 11 происходит одно переполнение этого счетчика.

Значение кода Л! в двоичном счетчике 11 определяется как N = —" — 256 (256 — коf„эффициент деления счетчика, f,. — частота генератора 1).

4

Значение кода Т из двоичного счетчика 11 переписывается в регистр 9, а затем, в течение следующего периода, импульсом с узла сравнения 12 в регистр 6.

Частота на выходе двоичного умножителя (схема И 4) определяется соотношением: Ус: !

Л У— ! 256 где f„— частота на выходе узла вычитания 2.

В свою очередь

f,. f, — f, == f.(256+ М) =Таким образом на выходе узла вычитания 2 формируется умноженная частота.

Назначение регистра 9 и узла сравнения

12 — исключение динамической погрешности при изменении частоты выходного сигнала за счет введения постоянного запаздывания на умножение.

При равенстве прямого кода в двоичном счетчике 11 и обратного кода в регистре 9 узел сравнения кодов 12 формирует сигнал, по которому код из регистра 9 переписывается в регистр 6. В этом случае относительно начала периода сигнала, значение кода этого периода переписывается в регистр 6 по истечении постоянного времени Тз, равного Тз ——

= 2 256 т, (т, — длительность периода сигнала с генератора 1).

Действительно, Тз — — т, (256 + N + Л ) (где

Л вЂ” обратное значение кода приращения периода) .

Так как генерирование умноженной частоты в соответствии со значением периода входного сигнала начинается с постоянной задержкой относительно начала этого периода, то каждому периоду входного сигнала ставится в соответствие импульсов на выходе узла вычитания 2.

Работа устройства рассматривается из предположения, что открыты элементы Vi 13, 14, 19, 20. К концу измерения периода они будут также открыты.

Сигналом сброса с выхода двоичный счетчик 11 и триггеры 21, 22 возвращаются в исходное состояние, при котором элементы И 19 и 20 закрыты. Затем на вход двоичного счетчика 11 поступают импульсы с частотой генератора 1. После прохождения 62 импульсов, триггер 23 переключится и откроется элемент

И 24. После следующих 64 импульсов сигналом с элемента И 24 переключится триггер

22, откроется элемент И 20 и подтвердится состояние триггера 26, при котором закрыты элементы И 28, 18 и открыт элемент И 14.

После поступления в двоичный счетчик следующих 128 импульсов сработает триггер 21, откроется элемент И 19 и подтвердится состояние триггера 25, при котором открыт элемент

И 13 и закрыты элементы И 27, 17.

Таким образом, после прохождения 256 импульсов относительно начала очередного периода в двоичный счетчик 11 записан «ноль», после чего формируется код «приращения» периода.

При диапазоне входных частот 6 — 8 кГц общее число импульсов, поступающих в двоичный счетчик 11, не превысит 254, поэтому триггер 21 к концу периода не переключится, элемент И 27 окажется открытым для сигнала перезаписи с выхода 35. Сигналом с выхода элемента И 27 триггер 25 переключится, закроется элемент И 13 и откроется элемент

И 17, т. е. коэффициент деления двоичного счетчика 3 уменьшится в два раза. В два раза изменится и коэффициент умножения. Кроме того, не будет выполняться сравнение соответствующего разряда двоичного счетчика 11 и регистра 9 в узле сравнения 12.

При диапазоне входных частот 12 — 16 кГц в счетчик 11 пройдет не более 126 импульсов за период, т. к. открытым для сигнала сброса окажется также элемент И 28. По сигналу сброса переключится триггер 26, закроется элемент И 14, откроется элемент И 13 и не будет выполняться сравнение соответствующего разряда счетчика 11 и регистра 9. Коэффициент умножения станет равным 64. Из рассмотрения работы устройства следует, что для диапазона входных частот 24 — 32 кГц в устройство необходимо ввести ряд узлов, аналогичных по назначению и включению элементам И 13, 14, элементам И 17, 18, элементам И 19, 20, элементам И 27, 28, триггерам

21, 22, триггерам 25, 26 и элементам ИЛИ

15, 16.

Использование предлагаемого изобретения в измерительных системах позволит повысить точность измерительных устройств и применять одну и ту же аппаратуру для работы с большим классом частотных датчиков и преобразователей, что выгодно как с экономической точки зрения, так и с точки зрения простоты и удобства обслуживания.

Формула изобретения

Источники информации, прпнятыс во внимание прп экспертизе:

1. Авт. св. М 404173 кл. Н ОЗВ, 19/00, 28.06.68.

2. Лвт. св. Хю 354412 кл. G 06F, 7/52, 02.0! .69.

Ус ройсгво для умножения частоты сигналов, содержащее генератор, выход которого

5 соединен со входами блока управления и со входом узла вычитания, другой вход которого подключен к выходу элемента ИЛИ, входы которого соединены с выxoäàìtt элементов И, входы каждого из которых подключены к выlO ходам соответствующих разрядов регистра и первого двоичного счетчика, информационный вход которого соединен с выходом узла вычитания, второй двоичный счетчик, регистр, элементы И, второй регистр и узел сравне15 ния, выходы второго двоичного счетчика подключены к одним из входов узла сравнения и через элементы И, другие входы которых соедппены с выходом блока управления, — ко входам второго регистра, выходы которого

20 подключены к другим входам узла сравнения и через другие элементы И, вторые входы которых соединены с выходом узла сравнения, к соответствующим входам первого регистра; информационный вход второго счетчика под25 ключен к выходу блока управления, второй вход которого соединен со входной шиной, о тл и ч а ю щ е е с я тем, что, с целью уменьшения погрешности и расширения входного диапазона, в него введен блок изменения коэфЗЭ фициента деления, к выходам которого подключены управляющие входы первого ti второго двоичных счетчиков и узла сравнения, а входы блока изменения коэффициента деления соединены с выходом блока управления

35 и выходами первого и второго двоичных счетчиков.

528567

Составитель В. Белкин

Редактор Н. Каменская

Техред Е. Подурушина Корректор Л. Денискина

Заказ 2003/8 Изд "о 1591 Тираж 864 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, 7Ê-35; Раушская наб., д. 4/5

Типография, пр. Сапунова, 2