Устройство для обнаружения ошибок в регистре сдвига

 

ие ц рцритин иs

Союз Советских

Социалистических

Республик (11) 534764

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву(22) Заявлено 04,11,74 (21) 2072534/24 с присоединением заявки М (23) Приоритет(43) Опубликовано05.11.76.Бюллетень ¹43. (15) Дата опубликования описания 08.02.77 (51) М. Кл,>

& 06 F 11/08

Гасударственный комитет

Совета Миниатрав СССР па делам изобретений и открытий (53) УДК 681.326.7 (088. 8) (72) Авторы изобретения

В. А. Беляев, P. И. Виноградов и С. И. Матвеев (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ ОШИБОК В РЕГИСТРЕ СДВИГА

На чертеже представлена структурная схема предлагаемого устройства.

В качестве контролируемого регистра

25 взят обычный импульсно-потенциальный ре»

Предлагаемое устройство относится к области дискретной техники, в частности к устройствам контроля, Известны устройства для обнаружения ошибок в регистрах сдвига, построенные на элементах дискретного и аналогового действия и используемые в вычислительной технике (1) .

Недостаток этих устройств заключается в том, что они контролируют ограниченное щ число разрядов и не могут обнаружить одновременное появление радиополярных ошибок четкой кратности.

Наиболее близким техническим решением к данному изобретению является устройство, 1б которое содержит элемент запрета и первый сумматор по модулю два, первый вход которого соединен со входом первого разряда регистра сдвига, второй вход - с выходом последнего разряда регистра сдвига (2), gp

Однако такое устройство может контролировать не более 20 разрядов, Кроме того, оно не позволяет обнаружить одновременное появление разнополярных ошибок четной кратносги, 1.1елью изобретения является повышение эффективности контроля, Поставленная цель достигается тем, что в предложенное устройство введены блок определения четности, второй сумматор по модулю два, триггер и формирователь сигнала ошибок, Разрядные выходы регистра сдвига соединены со входами блока определения четности, выход которого соединен с первым входом второго сумматора по модулю два, Выход первого сумматора по модулю два соединен со счетным входом триггера, выход которого соединен со вторым входом сумматора по модулю два, Выход второго сумматора по модулю два соединен с первым входом элемента запрета, второй вход которого соединен с шиной тактовых импульсов, выход элемента запрета соединен с формирователем сигнала ошибки, выход которого является выходом усгройства, 534764

Тираж 864

Подписное

Филиач IlIlIi "Патент", ". Ужгород, ул. Проектная, 4 гистр 1 на статических триггерах 2 и эле ментах И 3.

Устройство содержит сумматоры по модулю два 4 и 5, элемент запрета 6, формирователь сигнала ошибки 7, блок определения четности 8 и триггер 9, Перед началом работы все триггеры 2 и сумматоры по модулю два устанавливаются в нулевое состояние, С помощью триггера 9 и подключенного о к его входу сумматора 4 производится контроль четности вводимой и выводимой информации в регистре 1. При нечетной кодограмме на выходе триггера 9 появляется постоянный потенциал, который пода- и ется на второй вход сумматора 5.

На выходе блока определения четности

8, подключенного к единичным статическим выходам триггеров 2, появляются сигналы в виде постоянных потенциалов высокого и рц низкого уровня и импульсы, вызванные переходными процессами в триггерах. Сигнал ошибки формируется в следующих случаях: когда сигналы на выходе блока определения четности 8 и на выходе триггеры 9 25 имеют разные значения, и при возникновении четных ошибок, в том числе и разнополярных. В последнем случае сигнал ошибки представляет собой положительный импульс, появляющийся на выходе суммато- 30 ра 5, Амплитуда импульсов равна не менее чем половпне перепада выходных сигналов триггера, а минимальная длительность импульсов — времени перехода триггера из одного устойчивого состояния в другое, 35

Для исключения влияния переходных процессов на работу устройства в режиме сдви« га информации, в него введен элемент запрета 6, который запирается тактовым им« пульсом в момент сдвига информации в ре- 4О гистре 1. Формирователь сигнала ошибки 7 реагирует как на импульсы, так и на высо кий потенциал на входе, 1ГпИИПИ Заказ 55F:2/251

Предлагаемое устройство позволяет обнаружить любые ошибки в регистрах с неограниченным числом разрядов, причем чеч ные ошибки обнаруживаются только в режиме хранения информации.

Формула изобретения

Устройство для обнаружения ошибок в регистре сдвига, содержащее элемент запрета и первый сумматор по модулю два, первый вход которого соединен со входом первого разряда регистра сдвига, второй вход — с выходом последнего разряда ре гистрасдвига,oтличающееcÿ тем, что, с целью повышения эффективности контроля, в устройство введены блок определения четности, второй сумматор по модулю два, триггер и формирователь сигнала ошибки; причем разрядные выходы регистра сдвига соединены со входами блока определения четности, выход которого соединен с первым входом второго сумматора по модулю два; выход первого сумматора по модулю два соединен со счетным входом триггера, выход которого соединен со вторым входом второго сумматора по модулю два; выход второго сумматора по модулю два соединен с первым входом элемента запрета, второй вход которого соединен с шиной тактовых импульсов; выход элемента запрета соединен с формирователем сигнала ошибки, выход которого является выходом устройства.

Источники информации, принятые во внимание при экспертизе:

1. Патент Франции № 2105047 М.кл. а

G 1 1 С 1 9/00, 1 972 г.

2. Авторское свидетельство СССР

¹ 399862 М.кл. G 06 I 11/02, 1971 г. (прототип) .